



UNIVERSITÀ DI PARMA

DIPARTIMENTO DI INGEGNERIA E ARCHITETTURA

Dottorato di Ricerca in Tecnologie dell'Informazione

XXXVI° Ciclo

Simone Daniele

**STUDIO E PROGETTAZIONE DI UN CONVERTITORE DC/DC AD ALTISSIMO
SLEW RATE DI CORRENTE**

DISSERTAZIONE PRESENTATA PER IL CONSEGUIMENTO
DEL TITOLO DI DOTTORE DI RICERCA

Ottobre 2023



UNIVERSITÀ DI PARMA

UNIVERSITÀ DEGLI STUDI DI PARMA

Dottorato di Ricerca in Tecnologie dell'Informazione

XXXVI° Ciclo

STUDIO E PROGETTAZIONE DI UN CONVERTITORE DC/DC AD ALTISSIMO SLEW RATE DI CORRENTE DI USCITA

Coordinatore:

Prof. Marco Locatelli

Tutor:

Prof. Nicola Delmonte

Dottorando: Simone Daniele

Anni accademici 2020/2021-2022/2023

Dedico questo lavoro al mio PhD tutor Prof. Nicola Delmonte che mi ha guidato durante questo lungo percorso impegnativo.

Estendo i miei ringraziamenti al Prof. Paolo Cova che mi ha sempre incoraggiato.

Voglio inoltre ringraziare i miei compagni di corso e i colleghi in Università per il loro aiuto prezioso.

Uno speciale ringraziamento va ai miei colleghi di lavoro, e al mio superiore l'Ing. Massimo Dal Re che mi ha permesso di frequentare questo corso.

Ed infine alla mia famiglia a cui ho sottratto tempo prezioso.

Una dedica va ai miei due figli gemelli, Tommaso e Matilde, che sono nati al termine di questo percorso, aprendo così un nuovo capitolo della mia vita.

Sommario

Elenco delle figure	11
Elenco delle tabelle.....	15
1. Introduzione.....	17
1.1. Storia dei sistemi di accensione	18
1.2. Sistemi di accensione alternativi.....	20
1.3. ACIS di prima generazione	23
1.4. Generatori elettrici con motori a combustione interna	27
1.5. Obiettivi del progetto di ricerca e sviluppo	31
2. Materiali e metodi applicati nello sviluppo	35
2.1. Specifiche di sistema	35
2.2. Teoria di base dell'elettromagnetismo	40
2.2.1. Legge di Faraday sull' Induzione Elettromagnetica	42
2.2.2. Perdite nei Dispositivi Magnetici	43
2.3. Gli Induttori	44
2.3.1. Circuiti Magnetici	45
2.3.2. Autoinduttanza e Mutua Induttanza	46
2.3.3. Energia Immagazzinata nel Campo Magnetico di un Induttore	49
2.4. I Trasformatori	50
2.4.1. Trasformatori Ideali	51
2.4.2. Trasformatori Reali	56
2.5. Effetti alle Alte Frequenze.....	60
2.5.1. Effetto Pelle.....	61
2.5.2. Effetto di Prossimità.....	63
2.6. Dispositivi Magnetici <i>Coreless</i> e Planari.....	64
2.6.1. Trasformatori <i>Coreless</i>	65
2.6.2. Trasformatori planari	66
2.6.3. Stato dell'arte dei trasformatori multi-megahertz	66
3. Prototipazione.....	69

3.1.	Primo prototipo - valutazione del coefficiente di accoppiamento	69
3.1.1.	Metodologia.....	70
3.1.2.	Sviluppo del trasformatore ad alta frequenza	71
3.1.3.	Definizione della geometria ottimale del trasformatore.....	72
3.1.4.	Simulazioni FEM	75
3.1.5.	Risultati delle simulazioni	78
3.1.6.	Risultati sperimentali ottenuti da un primo prototipo	82
3.1.6.2.	<i>Risultati delle prove</i>	85
3.1.7.	Considerazioni al termine della prima fase di studio del progetto di ricerca	87
3.2.	Secondo prototipo: riduzione della resistenza AC.....	87
3.2.1.	Secondo prototipo: topologia circuitale	88
3.2.2.	Secondo prototipo: simulazioni ad elementi finiti.....	91
3.2.3.	Secondo prototipo: prove sperimentali.....	97
3.2.4.	Secondo prototipo: considerazioni finali	99
3.3.	Terzo prototipo: miglioramento prestazioni generali	100
3.3.1.	Terzo prototipo: topologia circuitale	100
3.3.2.	Simulazione SPICE del terzo prototipo.....	102
3.3.3.	Progettazione del terzo prototipo	104
3.3.4.	Layout.....	107
3.3.5.	Risultati sperimentali	115
4.	Il controllo	119
4.1.	Principio di Funzionamento del Controllo di primario.....	119
4.1.1.	Modello <i>PLECS</i> del Convertitore	122
4.1.2.	Modello MATLAB/Simulink del Sistema di Controllo.....	124
4.1.3.	Simulazioni Comportamentali.....	125
4.1.4.	Architettura del Sistema di Controllo	128
4.1.5.	Blocco 1: Comparatori ad Alta Velocità e Main Block	131
4.1.6.	Blocco 2: Generazione dei Segnali di SET.....	132
4.1.7.	Blocco 3: Circuito di One Shot.....	135
4.1.8.	Blocco 4: Circuito di Control Fault	137
4.1.9.	Blocco 5: Circuito Salta Ciclo	138

4.2.	Implementazione del controllo tramite FPGA	139
4.2.1.	Specifiche Tecniche	139
4.3.	Configurazione dell'FPGA e Test Bench	141
4.3.1.	Modulo di One Shot	141
4.3.2.	Modulo di Control Fault	144
4.3.3.	Modulo di Salta Ciclo	146
4.3.4.	Top Level Entity Module	148
4.4.	Prove Sperimentali	155
4.4.1.	Configurazione del Banco di Prova	156
4.5.	Risultati Sperimentali	157
4.5.1.	Test Comportamentali	157
4.5.2.	Verifica delle Prestazioni del Sistema di Controllo	161
5.	Conclusioni	163
6.	Pubblicazioni derivanti dal lavoro svolto	166
7.	Premi	166
	Bibliografia	167
	Ringraziamenti	173

Elenco delle figure

Figura 1: Guadagno in tensione del sistema di generazione del plasma ad effetto corona.....	17
Figura 2: Modello della camera di combustione all'inizio della fase di espansione.....	18
Figura 3: Sistema elettromeccanico di accensione a spinterogeno.....	19
Figura 4 Schema del circuito per la generazione di archi elettrici in una camera di combustione.	20
Figura 5: Candela per sistema di accensione Multispark.....	22
Figura 6: Sistema di accensione laser ignition [13].....	22
Figura 7: Rappresentazione 3D della generazione 1 del sistema ACIS (immagine per gentile concessione di Federal Mogul Powertrain).....	24
Figura 8: Avanzamento del fronte di fiamma: Sulla colonna di sinistra con il sistema tradizionale (J-Gap Spark), mentre sulla colonna di destra con il sistema ACIS (immagine per gentile concessione di Federal Mogul Powertrain).....	25
Figura 9: Confronto fra i risultati ottenuti con 1 cilindro ACIS e 3 cilindri tradizionali e quelli ottenuti con i 4 cilindri dotati di sistema di accensione tradizionale [15].....	26
Figura 10: Confronto della variazione del lambda a parità di emissioni prodotte con accensione standard e ACIS [15].....	27
Figura 11: Generatore di potenza a gas naturale a 20 cilindri biturbo e 35 litri di capacità.....	28
Figura 12: Sezione di una precamera provvista di candela e di iniettore.....	29
Figura 13: Circuito equivalente del sistema di accensione ACIS.....	30
Figura 14: Topologia di un convertitore LLC.....	32
Figura 15: aspettative di vita delle capacità a film Vishay, serie MKT373.....	37
Figura 16: Risposta al gradino (grafico in alto) del convertitore oggetto di studio modellato con lo schema elettrico in basso.....	38
Figura 17: Simulazione di un convertitore isolato con trasformatore commerciale: (grafico in alto) tensione di uscita in volt; (grafico al centro) potenza erogata al carico in watt; (in basso) modello PLECS del circuito elettrico equivalente del convertitore con carico resistivo R1.....	39
Figura 18: Simulazione di un esempio di convertitore con valori idonei a rispettare le specifiche del sistema: (grafico in alto) tensione di uscita in volt; (grafico al centro) potenza erogata al carico in watt; (in basso) modello PLECS del circuito elettrico equivalente del convertitore con carico resistivo.....	40
Figura 19: Nucleo ferromagnetico avvolto da N spire.....	45
Figura 20: Avvolgimento avvolto in aria sottoposto al potenziale 'e'.....	47
Figura 21: Due avvolgimenti attraversati da un campo comune.....	47
Figura 22: Schema di un induttore con N avvolgimenti avvolto su di un nucleo ferromagnetico.....	49
Figura 23: Schema circuitale di un trasformatore avvolto in un nucleo ferromagnetico e con secondario in aperto.....	51
Figura 24: Schema circuitale di un trasformatore con secondario chiuso su un carico.....	53
Figura 25: Modello equivalente di un trasformatore ideale.....	55
Figura 26: Circuito equivalente di un trasformatore ideale a polarità opposte.....	56
Figura 27: Modello equivalente del trasformatore con ramo di magnetizzazione esplicitato.....	57
Figura 28: Trasformatore con evidenziati i flussi magnetici di leakage di primario e secondario.....	58
Figura 29: Circuito equivalente completo del trasformatore reale.....	60

Figura 30: Conduttore cilindrico percorso da corrente su cui si sviluppano le eddy currents (in alto). Distribuzione della corrente all'interno del conduttore (in basso)	62
Figura 31: Fili conduttori percorsi da correnti con stessa direzione, in cui è stato messo in evidenza l'effetto di prossimità.....	64
Figura 32: Modello 3D di un trasformatore planare con avvolgimenti realizzati su PCB.	67
Figura 33: Architettura del convertitore DC/DC ad alta frequenza di commutazione proposto per la prima fase di studio.	69
Figura 34: Risultato della simulazione SPICE per la determinazione del profilo tipico di potenza.....	70
Figura 35: Geometria della soluzione con avvolgimenti di primario (parte marrone) e secondario contigui.	73
Figura 36: Geometria della soluzione del trasformatore 1:1 con avvolgimenti interleaved.	74
Figura 37: Soluzione con connessioni centrali per avere un rapporto spire 1:8 (primario in marrone).	74
Figura 38: Geometria interleaved con rapporto spire 1:8 (primario in marrone).	75
Figura 39: Condizioni al contorno dei modelli FEM per l'analisi elettromagnetica e per quella termica (in questo secondo caso la corrente è stata impostata con un'ampiezza di 10 A).	77
Figura 40: Linee di flusso del campo di induzione magnetica della struttura di trasformatore 1:1 interleaved con carico puramente resistivo da 2 Ω	79
Figura 41: Modulo della densità di corrente della simulazione del trasformatore interleaved.	79
Figura 42: Linee di flusso del campo di induzione magnetica della struttura del trasformatore 1:8 interleaved con anelli centrali di connessione delle spire di primario con carico puramente resistivo da 2 Ω	80
Figura 43: Mappa termica trasformatore interleaved con corrente sinusoidale con ampiezza pari a 10 A e frequenza di 5 MHz (carico da 2 A e temperatura ambiente pari a 20 °C).....	81
Figura 44: Schema elettrico del circuito impiegato per caratterizzare il trasformatore.	83
Figura 45: Dettagli geometrici del supporto toroidale in ABS realizzabile con stampa 3D ad estrusione. Le dimensioni sono in mm.	84
Figura 46: Scheda di prototipazione EPC9033 60V 40A, con half bridge realizzato con dispositivi GaN.	84
Figura 47: Foto del primo prototipo realizzato.	85
Figura 48: Misura del di/dt per il calcolo del fattore di accoppiamento.	86
Figura 49: Topologia secondo prototipo di convertitore risonante DC/AC.	89
Figura 50: Simulazioni SPICE del circuito risonante.	89
Figura 51: Modello 3D del secondo prototipo di trasformatore.	91
Figura 52: Modello 3D delle PCB (a) e sezione geometrica 2D (b).....	92
Figura 53: Primo prototipo di PCB come avvolgimento del trasformatore.	93
Figura 54: Parametri geometrici considerati per ogni PCB.	93
Figura 55: Induttanza e resistenza AC per ogni PCB (avvolgimento) a diverse dimensioni di raggio interno.....	94
Figura 56: Induttanza e resistenza AC per ogni PCB a differenti valori di raggio esterno.	95
Figura 57: Induttanza e resistenza AC con diversi strati (layer) di rame per ogni PCB.	95
Figura 58: Induttanza e resistenza AC per ogni PCB al variare del numero di piste.	96

Figura 59: Simulazione dell'intensità del campo magnetico dell'intero trasformatore (modello 3D).	97
Figura 60: Banco di prova con il secondo prototipo di trasformatore e il circuito risonante DC/AC. ..	97
Figura 61: Cattura dell'oscilloscopio con i primi test del prototipo.	99
Figura 62: Convertitore risonante push-pull.....	101
Figura 63: Convertitore Push-Pull risonante: Circuito equivalente (in basso); forme d'onda ottenute con la simulazione SPICE (in alto).	103
Figura 64: Si nota in particolare il picco di corrente raggiunto dai transistor su una singola gamba.	104
Figura 65: Scelta GaN FET con correnti pulsate maggiori di 400 A.	105
Figura 66: Caratteristiche statiche e dinamiche EPC2218 utilizzato nel prototipo.	106
Figura 67: Configurazione avvolgimenti primario/secondario.	107
Figura 68: Layout consigliato per il collegamento dei GaN FET di EPC.	108
Figura 69: Connessione tra i GaN FET, e le capacità presenti nel loop di alimentazione.	109
Figura 70: Stack-Up della singola PCB che racchiude 4 layer di primario e 2 di secondario.....	110
Figura 71: Vista dall'alto del circuito di primario.	111
Figura 72: Impedenza ed ESR caratteristica della capacità C1608X7R1H334K080AC.	113
Figura 73: Impedenza ed ESR caratteristica della capacità CGA4J1X7R1V475K125AC.	113
Figura 74: Vista 3D dell'insieme del terzo prototipo completo.....	114
Figura 75: Caratteristica di impedenza del resistore LTO150FR1000JTE3.....	114
Figura 76: Banco prova utilizzato per valutare le performance del terzo circuito.	116
Figura 77: Risposta in frequenza per la resistenza e l'induttanza della singola PCB.	117
Figura 78: Cattura dello schermo dell'oscilloscopio. La potenza registrata sul carico di 1 kW.	118
Figura 79: Circuito equivalente a due rami del lato primario del convertitore DC-DC.....	120
Figura 80: Schema a blocchi del principio di funzionamento del controllo di primario.	121
Figura 81: Circuito equivalente del convertitore DC-DC realizzato su PLECS.	123
Figura 82: Modello MATLAB/Simulink del controllo di primario.	125
Figura 83: Andamento dei segnali di PWM 1 e 2 e dei segnali di SET 1 e SET 2 misurati tramite lo scope 1.	126
Figura 84: Andamento dei segnali Q_1 e Q_2 e delle tensioni V_{C1} e V_{C2} misurate con lo scope 1.....	127
Figura 85: Andamento delle correnti del convertitore e della tensione sul carico del secondario, misurate con lo scope 2.	127
Figura 86: Schema a blocchi del principio di funzionamento del sistema di controllo progettato. ...	129
Figura 87: Circuito Logico del Main Block del sistema di controllo.	131
Figura 88: Circuito equivalente di un Latch SR realizzato a comparatori.	133
Figura 89: Andamento del segnale di SET (in rosso), di RESET (in verde acqua) e delle uscite Q e Q_NEG (in rosa e blu) del blocco Latch a comparatori.....	134
Figura 90: Latch SR realizzato tramite porte logiche AND.	134
Figura 91: Circuito di One Shot e di gestione del segnale ON/OFF e di Ripristino, con evidenziato lo stato dei segnali.	136
Figura 92: Andamento delle tensioni V_{BUTTON} , $V_{CAPACITOR}$ e $V_{ONESHOT}$ nella fase di avvio del sistema.....	137
Figura 93: Circuito di Control Fault.	137
Figura 94: Circuito Salta Ciclo.....	139
Figura 95: Top-view dell' Evaluation Kit Intel Cyclone 10LP.	140

Figura 96: Schema a blocchi dell'Evaluation Kit Intel Cyclone 10LP.	141
Figura 97: Porzione di codice Verilog usato per la programmazione del modulo di One Shot.	142
Figura 98: Simulazione del modulo di One Shot: andamento dei segnali durante la fase iniziale di avvio del sistema.	144
Figura 99: Simulazione del modulo di One Shot: andamento dei segnali a seguito del riavvio del sistema.	144
Figura 100: Porzione di codice Verilog usato per la programmazione del modulo di Control Fault. .	145
Figura 101: Andamento dei segnali a seguito della simulazione del modulo di Control Fault tramite test bench dedicato.	146
Figura 102: Il codice Verilog usato per la programmazione del modulo di Salta Ciclo.	147
Figura 103: Simulazione del funzionamento del modulo Salta Ciclo con evidenziate la fase di avvio iniziale del sistema e la condizione Salta Ciclo.	148
Figura 104: Porzione del Body dove sono state definite le interconnessioni ed i segnali di clock.	149
Figura 105: Sezione in cui è stato implementato il metodo per la generazione dei segnali di SET e dei segnali per i gate drivers.	150
Figura 106: Codice Verilog usato per la definizione del modulo che riproduce il funzionamento del Latch SR ad AND.	151
Figura 107: Porzione del Body in cui sono stati richiamati i moduli di One Shot, Salta Ciclo e Control Fault.	152
Figura 108: Andamento dei segnali ottenuto dalle simulazioni del Main Block: fase di accensione iniziale e funzionamento a regime del sistema.	153
Figura 109: Andamento dei segnali ottenuto dalle simulazioni del Main Block: fase di Salta Ciclo e di riavvio del sistema.	154
Figura 110: Andamento dei segnali ottenuto dalle simulazioni del Main Block: rilevamento delle failures e fas di Control Fault.	155
Figura 111: Banco di prova usato per la fase di test del sistema di controllo realizzato.	156
Figura 112: Cattura dell'oscilloscopio in cui si è messo in evidenza la fase di One Shot iniziale.	158
Figura 113: Cattura dell'oscilloscopio in cui si è messo in evidenza il funzionamento nominale del sistema.	158
Figura 114: Funzionamento nominale del sistema in condizioni di sfasamento dei segnali d'ingresso.	159
Figura 115: Cattura dell'oscilloscopio in cui si è messo in evidenza il funzionamento del sistema in condizioni di failure.	160
Figura 116: Valutazione del tempo di salita del segnale Gate M1.	162
Figura 117: Valutazione del tempo di discesa del segnale Gate M1.	162
Figura 118: Topologia per l'alimentazione di un diodo laser, inserito all'interno di un sistema LIDAR per UAV.	163
Figura 119: Schema SPICE di un alimentatore per diodi laser inclusi in un LIDAR in cui è possibile apprezzare l'ordine di grandezza dei componenti circuitali.	164

Elenco delle tabelle

Tabella 1: Specifiche del sistema in analisi. 36

Tabella 2: Caratteristiche del filo di Litz impiegato..... 83

Tabella 3: Valori di capacità, induttanza e mutua induttanza dei componenti parametrizzati nel modello equivalente PLECS..... 123

1. Introduzione

Il lavoro svolto durante il corso di dottorato industriale oggetto della presente dissertazione è focalizzato sullo sviluppo di un convertitore DC/DC innovativo dedicato ad un sistema di accensione di motori a combustione. Il convertitore deve poter elevare una tensione nominale di 26 V in ingresso, proveniente da un accumulatore al piombo-acido, a una tensione nominale di uscita di 96 V. Le specifiche principali di questo convertitore sono uno slew-rate di corrente particolarmente elevato, di almeno un ampere al microsecondo, e la possibilità di lavorare in condizioni di temperatura non favorevoli.

Il convertitore sarà parte di un sistema innovativo per l'accensione in motori a combustione interna stazionari dedicati alla generazione di energia elettrica per mezzo di un plasma ad effetto corona come mostrato in Figura 1.




Figura 1: Guadagno in tensione del sistema di generazione del plasma ad effetto corona.

Il sistema di accensione alimentato dal convertitore DC/DC assorbe fino a 4 kW di potenza in maniera impulsiva, con una durata degli impulsi dell'ordine del millisecondo. Il carico rimane tipicamente in stand-by, ma all'arrivo di un segnale di azionamento deve assorbire la potenza nominale richiesta in meno di 50 microsecondi. Per rendere questo possibile, è necessario elevare la tensione dell'accumulatore fino ad una tensione nominale di 96 V, utile ad aumentare lo slew-rate di corrente ed evitare, quindi, ritardi sull'alimentazione.

1.1. Storia dei sistemi di accensione

I motori termici, come i motori endotermici, i motori a combustione esterna (ad esempio a vapore) e le turbine a gas, usano il calore come vettore energetico per la produzione di lavoro meccanico.

Nel 1876 nasce il motore a ciclo Otto, un motore alternativo rispetto alle soluzioni adottate fino a quel momento che, miscelando aria e combustibile, è in grado di incendiare la miscela ed usarla per espandere il gas all'interno della camera di combustione [1]. Il sistema è mostrato in Figura 2 ed è composto da un componente di accensione (*spark plug*), una camera di scoppio (*combustion chamber*), un sistema di movimentazione meccanica composto da un pistone e da un cilindro opportunamente connessi fra loro (*piston, cylinder*).




Figura 2: Modello della camera di combustione all'inizio della fase di espansione.

L'accensione della miscela avviene normalmente per mezzo di un arco elettrico ad alta temperatura. Questo arco elettrico permette di ossidare la miscela e dare il via alla combustione, quindi all'espansione del gas nella camera di scoppio.

I primi sistemi di accensione utilizzavano lo spinterogeno, un sistema sincronizzato tramite l'utilizzo di ingranaggi meccanici in fase con l'albero motore e la distribuzione [2]. Il principio di funzionamento dello spinterogeno è semplice: un interruttore automatico (ruttore) viene azionato per caricare e scaricare un induttore il quale, al momento dell'apertura, genera una tensione elevata distribuita sulle candele. In questo modo, l'induttore si scarica sulle candele che

generano l'arco elettrico che innesca la combustione. Lo spinterogeno veniva quindi posizionato nel vano motore ed era collegato all'albero motore. Il sistema è rappresentato in Figura 3.




Figura 3: Sistema elettromeccanico di accensione a spinterogeno.

Questo meccanismo presenta diversi svantaggi: subisce una rapida usura sul sistema di distribuzione e sui contatti, aggiunge un'inerzia variabile al motore e ha una perdita energetica importante per la generazione dell'arco elettrico. Inoltre, per via dei tempi di carica e scarica del circuito e del sistema elettromeccanico, il controllo di questi sistemi è particolarmente rigido e molto meno flessibile rispetto ai sistemi alternativi oggi in uso. Infatti, questo sistema di accensione è stato profondamente modificato negli anni Ottanta con l'introduzione delle centraline elettroniche, che provvedono a caricare e scaricare il circuito magnetico comandando l'apertura e la chiusura di un IGBT collegato in serie ad un trasformatore come mostrato in Figura 4 [3], [4].

Attraverso l'IGBT, che viene acceso e spento con un opportuno segnale di controllo, si carica e scarica il trasformatore agendo sull'avvolgimento primario. L'avvolgimento secondario, costituito da un numero di spire ben più elevato rispetto al primario,

viene collegato ai capi degli elettrodi della candela. Così, al momento dello spegnimento dell'IGBT viene applicata un'alta tensione agli elettrodi della candela, tanto da generare un arco elettrico nella camera di combustione.




Figura 4 Schema del circuito per la generazione di archi elettrici in una camera di combustione.

Attraverso l'IGBT, che viene acceso e spento con un opportuno segnale di controllo, si carica e scarica il trasformatore agendo sull'avvolgimento primario. L'avvolgimento secondario, costituito da un numero di spire ben più elevato rispetto al primario, viene collegato ai capi degli elettrodi della candela. Così, al momento dello spegnimento dell'IGBT viene applicata un'alta tensione agli elettrodi della candela, tanto da generare un arco elettrico nella camera di combustione.

L'energia che viene fornita all'arco deriva dal campo magnetico accumulato nel trasformatore. Ancora oggi questa soluzione viene adottata nella quasi totalità dei veicoli.

Oltre al sistema composto da centraline e IGBT, negli anni sono stati sviluppati altri sistemi di accensione. Tuttavia, data la ridotta diffusione sui veicoli in generale, non sono citati in questo lavoro di tesi.

Questo lavoro di tesi si inserisce nel contesto di sistemi di accensione più innovativi e avanzati, definiti "alternativi" alle soluzioni più diffuse con accensione ad arco elettrico.

1.2. Sistemi di accensione alternativi

I sistemi attualmente più diffusi, come detto, composti da centraline di controllo, IGBT e candele, hanno diversi svantaggi. Fra questi, la quantità non trascurabile di

emissioni inquinanti e le efficienze piuttosto basse. In particolare, data l'accensione definita da un arco elettrico concentrato, difficilmente è possibile avere una buona combustione della miscela. Per ridurre le emissioni inquinanti, come misure fondamentali per la mitigazione del riscaldamento globale, l'Unione Europea ha introdotto le normative di certificazione denominate "Euro". Così, negli ultimi anni vi è stata un'evoluzione importante all'interno dei veicoli che circolano sulle strade europee, arrivando alle ultime proposte di certificazione Euro 7 [5], [6].

Per poter certificare i mezzi secondo le misure definite dall'Unione Europea, le aziende automobilistiche si sono dedicate al raggiungimento di alcuni obiettivi chiave [7]:

1. Post-trattamento dei gas incombusti tramite l'uso di catalizzatori e filtri;
2. Eliminazione dello zolfo e degli additivi a base di piombo dai carburanti;
3. Miglioramento della turbolenza all'interno della camera di combustione;
4. Reintroduzione di parte dei gas di scarico nella miscela (EGR);
5. Miglioramento del rapporto di combustione;
6. Aumento del rapporto aria/carburante della miscela;
7. Perfezionamento del processo di combustione.

I sistemi di accensione definiscono diversi di questi obiettivi, ovvero la reintroduzione di gas di scarico nella miscela, il rapporto di combustione, il rapporto aria/carburante della miscela e il processo di combustione. Devono quindi poter garantire la combustione in condizioni più difficili, con la presenza di minor combustibile o minor comburente, oppure velocizzare e meglio distribuire il fronte di fiamma. Queste tecniche permettono di migliorare l'efficienza della combustione, che si traduce in un maggior rendimento del motore. Inoltre, permettono di abbassare le temperature del motore, diminuendo in particolare la produzione di ossidi di azoto, NOx.

Vi sono diversi sistemi alternativi:

- *Multispark* [8];
- *Laser ignition* [9];
- *Plasma-jet ignition* [10];
- *Microwave assisted discharge ignition* [11];
- *Corona Ignition System* [12].

I sistemi di accensione Multispark sono basati su una tecnica efficace per migliorare l'accensione delle miscele magre e diluite, diminuendo il ritardo di accensione e la durata della combustione. Si ottiene, quindi, una maggiore stabilità nella combustione. Ciò permette di aumentare il periodo di azione simultanea, definito come periodo di incrocio, tra la valvola di aspirazione e la valvola di scarico. In particolare, permette di ritardare la chiusura della valvola di scarico, in modo da ridurre le perdite di pompaggio e le emissioni di NOx.

Il sistema Multispark si basa su una candela con più punti di generazione di arco elettrico e/o più eventi di generazione ravvicinati. Questi due accorgimenti permettono rispettivamente di aumentare l'area di azione e prolungare il tempo di scarica. Un esempio di candela multispark è mostrato in Figura 5.




Figura 5: Candela per sistema di accensione Multispark.

Il sistema di accensione *laser ignition* è caratterizzato da un raggio laser focalizzato all'interno della camera di combustione. Il fascio, se abbastanza energetico, può rompere il dielettrico del gas e aumentare localmente la temperatura, generando il fronte di fiamma. Il sistema è mostrato in Figura 6.




Figura 6: Sistema di accensione laser ignition [13].

Il sistema di accensione plasma Jet si basa sulla creazione di un plasma all'interno

di una cavità intorno alla candela, ovvero una speciale accensione che anticipa l'accensione nella camera di scoppio. L'aumento di pressione improvviso nella cavità fa fuoriuscire il plasma dalla stessa e aumenta la turbolenza nella camera di scoppio, facilitando l'accensione delle miscele magre. Si formano quindi getti di plasma che raggiungono principalmente il bordo esterno del pistone accendendo la miscela.

I sistemi di accensione a microonde sostituiscono invece la candela con un sistema di generazione di microonde che innesca la combustione della miscela di aria e combustibile rapidamente e uniformemente. Anche in questo caso viene generato un plasma, ma tramite l'accelerazione degli elettroni presenti all'interno della camera di scoppio con microonde. Questo sistema si basa su un magnetron particolarmente sofisticato e di complessa realizzazione.

Infine, fra quelli basati sulle scariche ad effetto corona vi è il sistema Advanced Corona Ignition System (ACIS)[14]. Questo è il sistema di riferimento del presente lavoro di tesi. Perciò sarà descritto più approfonditamente.

1.3. ACIS di prima generazione

La prima generazione di ACIS è simile ad un sistema di accensione tradizionale. Tuttavia, invece di terminare con due elettrodi, tra i quali si genera un arco elettrico, nel sistema ACIS si crea una nuvola di elettroni, sottratti alla miscela interna al cilindro. La creazione di radicali innesca più velocemente il fronte di fiamma all'interno del cilindro. Questo è stato dimostrato attraverso l'uso di particolari motori ottici, dove è possibile vedere all'interno del cilindro e registrare con una telecamera ad alta velocità di acquisizione il generarsi del fronte di fiamma. Generalmente, più la propagazione è veloce, più è alta l'efficienza di combustione. Questo porta a dei miglioramenti sensibili in termini di efficienza complessiva dei motori a combustione, e ad una forte riduzione degli ossidi di azoto. Il sistema è mostrato in Figura 7.



Figura 7: Rappresentazione 3D della generazione 1 del sistema ACIS (immagine per gentile concessione di Federal Mogul Powertrain).

In Figura 8 sono rappresentati due fronti di fiamma differenti. Il primo, a sinistra, è generato dal sistema classico con una candela J-gap, mentre il secondo, a destra, è generato dal sistema ACIS.

Il tempo di iniezione (*ignition timing*) è espresso in gradi di rotazione dell'albero motore, unità tipicamente usata in ambito motoristico. Tuttavia, la velocità angolare dell'albero dipenderà dalla frequenza di rotazione dell'albero motore, quindi non è correlata alla velocità del fronte di fiamma, espressa in sottounità del secondo. Ad ogni modo, Figura 8 è molto utile per confrontare le performance del sistema alternativo ACIS rispetto allo standard. In particolare, confrontando a parità di posizione dell'albero motore, es. $-8^{\circ}3'$, si vede come il plasma copra un'area più estesa rispetto alla scintilla generata dal sistema standard, e questo rimane vero per tutta la sequenza di immagini.

Per analizzare a confronto i sistemi di accensione, risulta tuttavia fondamentale mostrare i risultati in termini di efficienza e coppia. Figura 9 mostra un confronto ottenuto sostituendo in un sistema basato su 3 candele, una di esse con una candela ACIS, tutte montate in banco prova su un motore SMART W451T turbo-charged.









	Spark Ignition System		Corona Ignition System	
	crank angle [deg aTDC]		Crank Angle [deg aTDC]	
Ignition Timing (IT)	-14.3		-8.3	
IT +2,5 deg	-11.8		-5.8	
IT +5 deg	-9.3		-3.3	
IT +7,5 deg	-6.8		-0.8	
IT +10 deg	-4.3		+1.7	

Figura 8: Avanzamento del fronte di fiamma: Sulla colonna di sinistra con il sistema tradizionale (J-Gap Spark), mentre sulla colonna di destra con il sistema ACIS (immagine per gentile concessione di Federal Mogul Powertrain).




Figura 9: Confronto fra i risultati ottenuti con 1 cilindro ACIS e 3 cilindri tradizionali e quelli ottenuti con i 4 cilindri dotati di sistema di accensione tradizionale [15]

Con “Spark” si indica il sistema con le sole candele tradizionali, sia a medio carico (Medium Load – ML), sia a pieno carico (High Load – HL), mentre tutti gli altri casi in ascissa rappresentano diverse modalità di impiego della candela ACIS (14 V o 15 V e con tempi di accensione diversi). Si può notare come l’efficienza possa aumentare più del 2% con incrementi di coppia del 10%. Questo è un risultato molto importante considerando l’efficienza assoluta del 25.5% a medio carico. Risultati migliori possono essere conseguiti sostituendo con il sistema ACIS tutti e tre i cilindri.

Dal punto di vista della riduzione delle emissioni di ossidi di azoto, si ottiene un abbattimento importante di queste molecole nocive. Un test svolto nel 2014 dalla casa costruttrice BMW mette in luce come con questa tecnologia si ottenga il massimo delle performance da questo punto di vista [16].

Figura 10 mostra un confronto fra il sistema tradizionale *Turbo Common Rail Ignition* (TCI), il sistema *augmented spark igniter* (ASI) e il sistema ACIS. Quello che si evince è che con il sistema ACIS si può utilizzare un lambda maggiore, ovvero una

migliore efficienza del motore pur mantenendo la produzione di NOx agli stessi livelli generati dai sistemi tradizionali.




Figura 10: Confronto della variazione del lambda a parità di emissioni prodotte con accensione standard e ACIS [15].

1.4. Generatori elettrici con motori a combustione interna

Il sistema a cui è dedicato il lavoro di questo dottorato è analogo al sistema ACIS di prima generazione, ma rispetto alle classiche applicazioni in ambito automobilistico, i sistemi a cui è destinato il convertitore da sviluppare sono i generatori di energia elettrica.

Quando si parla di motori a combustione interna, si pensa subito al settore automotive. Tuttavia, i motori a combustione trovano ampio utilizzo anche per produrre energia elettrica. In questo caso parla di *Internal Combustion Engine (ICE) power generation*. Tipicamente, gli ICE per generazione elettrica sono motori dalle dimensioni importanti, tanto che è necessaria un'impalcatura per lavorare su di esso. Un ICE per generazione elettrica può essere lungo più di dieci metri ed essere

equipaggiato di diversi cilindri (da 12 a 20). Per esempio, in Figura 11 è mostrato il sistema di generazione di energia elettrica a gas naturale con 20 cilindri.




Figura 11: Generatore di potenza a gas naturale a 20 cilindri biturbo e 35 litri di capacità.

Le differenze più importanti di questi motori rispetto ai sistemi dedicati al mondo automobilistico sono:

- Le temperature dove viene installato il sistema sono tipicamente inferiori;
- Le dimensioni dello spazio dove viene installato il sistema sono più generose;
- Le potenze richieste sono superiori;
- La differenza di potenziale raggiunta dalle candele deve essere maggiore;
- La distanza tra le candele e l'alimentazione è di gran lunga maggiore.

Il sistema di accensione della miscela su questi motori di grande cilindrata utilizza una precamera installata direttamente sopra al cilindro. Si forma così un ambiente

di piccole dimensioni dove il fronte di fiamma sarà sicuramente più veloce. La pressione all'interno della precamera aumenterà rapidamente e la miscela incendiata verrà espulsa con grande velocità all'esterno, attraverso un ugello che si interfaccia con la camera di combustione principale. Questo sistema è necessario perché le pressioni di lavoro sono molto alte, superiori a quelle tipicamente usate per i veicoli, come lo è il volume interno al cilindro. Questo porterebbe ad avere candele con un ampio spazio fra gli elettrodi, che avrebbero bisogno di essere pilotate con una tensione molto alta. Al crescere della tensione, devono crescere anche gli isolamenti sulla candela e sui cavi, ed è molto difficile ottenere valori di isolamento superiori ai 40 kV. Il sistema con una precamera permette di risolvere questo problema, tramite l'uso di spazi inferiori. Figura 12 mostra la sezione di una precamera mettendo in evidenza i componenti principali.




Figura 12: Sezione di una precamera provvista di candela e di iniettore.

Applicare il sistema ACIS su questi motori ha diversi vantaggi, sia in termini di efficienza che di flessibilità di controllo. Tuttavia, vi sono alcuni svantaggi e sfide significative da affrontare.

Lo spazio a disposizione facilita il montaggio e permette l'inserzione di candele con diametro maggiore. In automotive, il diametro tipico della testa filettata di una candela è di 12 mm, mentre sui motori da generazione elettrica è di 18 mm. Aumentare il diametro delle candele permette di ottenere un maggiore isolamento tra il polo caldo e il polo freddo, formato dalla testa metallica del cilindro, dal

pistone, e dalla parte filettata della candela. Questo permette di utilizzare tensioni di uscita più elevate e di conseguenza trasferire maggiore energia per l'accensione della miscela. Inoltre, si possono utilizzare componenti magnetici più grandi per aumentare il guadagno in tensione. Le temperature esterne al motore sono tipicamente inferiori e più stabili rispetto al cofano motore di una vettura, in quanto il generatore si troverà all'interno di un vano di uno stabilimento a clima controllato, ed ha un carico di lavoro piuttosto stabile. Il sistema di raffreddamento del motore, inoltre, è più generoso per via dei canali più ampi e lavora ad una temperatura nominale di 90 °C.

Il problema maggiore dell'utilizzo dei sistemi ACIS in questi motori è la lunghezza dei cavi di alimentazione. Infatti, la batteria che alimenta il sistema non si trova a bordo motore ma, tipicamente, ad una distanza di circa venti metri. Di conseguenza, le induttanze parassite dei cavi risultano elevate, dell'ordine di una decina di microhenry, e ciò riduce lo slew-rate di corrente in ingresso all'elettronica del sistema ACIS. Il circuito equivalente è mostrato in Figura 13, dove per V_{bat} si intende la tensione della batteria, L_{tx} l'induttanza equivalente dei cavi, Z_{load} l'impedenza equivalente del sistema ACIS.




Figura 13: Circuito equivalente del sistema di accensione ACIS.

Per valutare il tempo di propagazione e, quindi la riduzione dello slew-rate, considerando cavi di circa 20 metri, è possibile utilizzare la seguente formula:

$$\int_{\Delta t} dt = L_{tx} \int_{\Delta I_{load}} \frac{dI_{load}}{V_{load}} > 100 \mu s \quad (1)$$

Per una corretta accensione è necessario erogare al carico una potenza di circa 4

kW in 50 μ s. Considerando che il sistema di alimentazione ausiliario lavora con una tensione nominale di 26 V, e senza considerare l'efficienza del sistema, è necessario portare al carico più di 150 A in qualche decina di microsecondi. Questo è possibile solo aumentando la tensione del bus di alimentazione.

Per rispettare le specifiche è possibile dimensionare opportunamente la sezione dei cavi, aumentando però i costi dell'impianto e lo spazio necessario per il posizionamento degli stessi. Oppure, è possibile elevare la tensione prima del carico in modo da limitare la corrente richiesta. Questa seconda scelta dovrebbe consentire di ridurre i costi del sistema, ma pone delle sfide di sviluppo tecnologico a livello di conversione e ottenimento degli impulsi necessari.

In questo lavoro è stata adottata la scelta di utilizzare un convertitore DC/DC per portare la tensione da 26 V a 96 V nominali in prossimità della batteria. In questo modo, la corrente si riduce di circa un fattore quattro, riducendo quindi le perdite per effetto Joule e diminuendo di quattro volte il tempo necessario per raggiungere i valori di corrente necessari.

In linea di principio, il guadagno di tensione desiderato di questo convertitore è raggiungibile con numerose topologie circuitali senza grandi difficoltà, a partire dalla soluzione più semplice e comune di convertitore boost. Tuttavia, data la tensione di 96 V, è necessario isolare la linea per rispettare le normative di sicurezza. Per questo motivo, è necessario analizzare le varie soluzioni circuitali adottabili e individuare la soluzione ottimale.

1.5. Obiettivi del progetto di ricerca e sviluppo

Considerando le caratteristiche richieste per questo tipo di applicazione, come per esempio un alto slew-rate di corrente, risulta necessario individuare una topologia circuitale di convertitore isolato, capace di gestire correnti elevate e con un determinato guadagno in tensione. Le topologie circuitali preferibili e ampiamente descritte in letteratura possono essere principalmente due:

1. LLC converter [17]
2. Convertitore a capacità commutate [18]

Nel caso dei convertitori LLC si ha un isolamento ottenuto per mezzo di un

trasformatore dotato di un certo guadagno di tensione, maggiorato dal circuito risonante posto in serie sugli avvolgimenti di primario. Lo schema elettrico del convertitore LLC è mostrato in Figura 14.




Figura 14: Topologia di un convertitore LLC.

Questa soluzione circuitale permette di effettuare le commutazioni dei transistori quando le tensioni ai loro capi sono pari a zero (*Zero Voltage Switching*), ovvero garantendo alte efficienze operative. Tuttavia, la topologia di convertitore LLC presenta delle difficoltà realizzative importanti:

1. Il controllo è sicuramente tra i più complessi, richiedendo diverso tempo e risorse per un buon sviluppo;
2. Le oscillazioni della tensione di uscita dipendono anche dalla capacità di uscita, sottoposte alle alte temperature di esercizio del convertitore, quindi con caratteristiche variabili in funzione della temperatura;
3. Le capacità di ingresso sono particolarmente sotto sforzo data l'elevata corrente. Perciò, è necessario effettuare analisi termiche e dedicare sforzi importanti agli aspetti di progettazione delle stesse.

Per mitigare le problematiche relative alle capacità si può aumentare la frequenza di commutazione dei convertitori. Questo permetterebbe di impiegare condensatori ceramici, più adatti a lavorare ad alta frequenza e ad alta corrente. Tuttavia, la capacità totale necessaria sarebbe comunque elevata, richiedendo quindi l'utilizzo di un numero importante di condensatori [18]. Questo porta ad un

aumento non trascurabile del costo del convertitore. Inoltre, per aumentare la frequenza, potrebbe essere necessario utilizzare semiconduttori più costosi.

Un altro problema lo si può incontrare relativamente ai componenti magnetici. Oggi si possono trovare convertitori che lavorano a un MHz o poco più grazie a materiali ferromagnetici innovativi, che sono però costosi e poco efficienti [19], [20]. Inoltre, aumentando le frequenze di commutazione, l'efficienza degli avvolgimenti cala drasticamente per via dell'effetto pelle e dell'effetto prossimità [21].

La seconda soluzione riguarda i convertitori a capacità commutate. Questa soluzione circuitale offre un isolamento di tipo capacitivo ed è caratterizzata da una densità di potenza elevata, un'architettura di controllo relativamente semplice e un rapido dimensionamento del circuito [22]. Tuttavia, richiede un numero elevato di capacità e di transistori, e questo potrebbe tradursi in elevati costi ed una bassa affidabilità, non compatibile con le specifiche richieste da questo tipo di applicazioni. Inoltre, la temperatura di esercizio potrebbe variare i livelli di tensione richiesti anche a causa degli effetti termici su ogni condensatore, non solo per la dipendenza da essa di vari parametri elettrici dei transistor.

Così, l'attività di ricerca del presente lavoro di dottorato è stata svolta focalizzando l'attenzione allo sviluppo di un convertitore che meglio rispondesse alle esigenze del sistema di accensione nei motori endotermici sopra indicati.

La soluzione scelta è quella che prevede l'impiego di un convertitore LLC per innovare il sistema di accensione con autotrasformatore utilizzato attualmente nell'ACIS. In questo contesto, la sfida principale è quella dell'implementazione del trasformatore che, per avere un'induttanza a primario di basso valore, tanto basso da poter ottenere uno slew-rate di corrente adeguato alla scarica ad effetto corona desiderato.

Altra sfida da affrontare è stata quella del controllo dell'LLC con una frequenza di switching elevata (circa 6.78 MHz) in modo da rientrare in una banda *Industrial, Scientific and Medical equipment*. Con questa scelta si possono evitare eventuali problemi di compatibilità elettromagnetica.

Oltre alla presente introduzione, questo elaborato include le seguenti parti:

- il secondo capitolo dedicato alle specifiche di sistema che vincolano le scelte progettuali del convertitore e alla teoria di base degli effetti magnetici da considerare per lo sviluppo del trasformatore core-less precedentemente citato;
- il capitolo tre in cui sono mostrati i prototipi realizzati e caratterizzati nelle tappe di avvicinamento al sistema finale destinato ad entrare in produzione nel breve termine;
- un capitolo, il quarto, nel quale viene mostrato lo sviluppo dell'unità di controllo con FPGA. Prima di illustrare come programmare l'FPGA sono mostrati i risultati delle simulazioni logico-funzionali del convertitore ad anello chiuso. Assieme a questi sono descritti i risultati delle prove sperimentali.
- Un capitolo conclusivo in cui si riassume il lavoro svolto, i risultati ottenuti e l'avanzamento dello stato dell'arte conseguito.

2. Materiali e metodi applicati nello sviluppo

Prima di illustrare cosa è stato impiegato e come sono stati condotti gli esperimenti svolti per lo sviluppo del convertitore presentato nel capitolo introduttivo, qui, in primis, saranno indicate le specifiche del motore endotermico e del generatore a cui è destinato il convertitore stesso. Ciò permette di comprendere meglio i vincoli progettuali.

In merito al metodo di sviluppo impiegato, si mostreranno le simulazioni SPICE e logico-funzionali effettuate per dimensionare i componenti e per verificare in via preliminare il corretto funzionamento dell'anello di controllo.

Poiché è richiesta la realizzazione di un trasformatore *coreless* specifico, è fondamentale avere ben presente la teoria di base dei componenti magnetici. Quindi, in questo capitolo sono riportate le nozioni di magnetismo, degli induttori e dei trasformatori con un paragrafo per ognuno di essi. Particolare attenzione è stata dedicata all'effetto pelle e al fenomeno di prossimità con un paragrafo specifico. Infatti, lavorando a frequenza elevata, il progetto del trasformatore non potrà prescindere da questi fenomeni.

Per la progettazione del trasformatore si è rivelata di fondamentale importanza la modellazione agli elementi finiti per eseguire simulazioni fisiche al fine di individuare le geometrie ottime di questo dispositivo. Maggiori dettagli dei modelli agli elementi finiti implementati sono riportati nel capitolo a seguire.

2.1. Specifiche di sistema

Le specifiche richieste dal sistema di generazione di energia elettrica sono mostrate in Tabella 1.

Specifica		Min	Nom	Max
Temperatura ambiente operativa		-30 °C		+100 °C
Frequenza di rotazione albero motore		0.42 Hz		7.08 Hz
Tempo di vita atteso		87600 h		
Operating battery voltage		22.4 V		29.4 V
Operative output voltage		80 V	96 V	100 V
Output Current			42 A	
Potenza di uscita		3 kVA	4 kVA	
Tempo di salita corrente				50 μ s

Tabella 1: Specifiche del sistema in analisi.

La temperatura massima di esercizio di 100 °C è una specifica importante per la scelta dei condensatori. In particolare, risulta difficile impiegare condensatori elettrolitici considerando la corrente di uscita necessaria piuttosto elevata e la necessità di fornire energia al carico con alti *slew-rate*[23].

Una scelta adeguata potrebbe essere rappresentata dal seguente componente: 160LLE33MEFC10X16 della Rubycon. Il suo tempo medio al guasto a 90 °C, che è la temperatura tipica ambiente nel quale si troverà il sistema, è poco inferiore a 40000 ore. Invece, il tempo di vita richiesto per il sistema è di oltre 80000 ore. Per questo motivo, non si impiegheranno condensatori elettrolitici in questo progetto. Si valuta quindi l'utilizzo di condensatori a film, come per esempio quelli della serie MKT373 della ditta Vishay. Questi condensatori sono realizzati appositamente per avere una vita utile maggiore rispetto alle serie standard. Tuttavia, ad 85 °C e per tensioni di lavoro pari alla tensione massima sopportata dal dispositivo, hanno un tempo medio al guasto di 20000 ore, come mostrato in Figura 15. Anche scegliendo

un condensatore che resista a tensioni superiori a quelle nominali del convertitore (ad es. 250 V) e una temperatura di lavoro di 90 °C, la vita utile non supererebbe le 30000 ore.




Figura 15: aspettative di vita delle capacità a film Vishay, serie MKT373.

Escludendo quindi l'utilizzo di condensatori elettrolitici e a film, si può valutare l'utilizzo di condensatori ceramici.

I vantaggi principali di condensatori ceramici sono:

- La possibilità di lavorare a temperature più alte rispetto ad altre tecnologie;
- La capacità di lavorare ad alta frequenza data la bassa induttanza e resistenza serie con cui vengono prodotti.

Tuttavia, la densità di capacità nei condensatori ceramici non è elevata come quella dei condensatori elettrolitici. Così, tipicamente, per risolvere il problema di non poter utilizzare condensatori ad alta capacità risulta necessario aumentare la frequenza di lavoro del circuito elettronico. Per esempio, dalla formula per il calcolo

della tensione di *ripple* ai capi di un banco di condensatori posto a valle di un ponte di diodi, si ottiene che la capacità del banco deve essere:

$$C = \frac{I_o}{f_s V_r} \quad (2)$$

dove I_o è la corrente in uscita dal convertitore, f_s la frequenza di commutazione (*switching*), e V_r la tensione di *ripple* misurabile fra gli elettrodi dei condensatori.

Quindi, per ridurre la capacità necessaria a parità di tensione di *ripple* e di corrente media richiesta è necessario aumentare la frequenza di lavoro del convertitore.

Anche i componenti magnetici hanno un impatto importante sullo *slew-rate* di corrente. Infatti, la magnetizzazione di un'induttanza richiede un certo ammontare di energia che non può essere subito fornito in uscita al componente magnetico. Così, fino a quando il componente non raggiungerà il punto di lavoro stazionario, non vi è possibilità di erogare la potenza necessaria al carico. Il grafico in Figura 16 mostra un esempio di transitorio, supponendo la presenza di soli componenti induttivi nel circuito, quindi senza l'inserimento di capacità.

In Figura 17, invece, si mostra la simulazione di un tipico convertitore DC/DC. In questa simulazione si trascurano le perdite sui componenti attivi e passivi. Questa esemplificazione è utile per ridurre la complessità del convertitore da realizzare in modo tale poter effettuare le simulazioni che permettano di verificare il raggiungimento della specifica stringente sul valore di *slew-rate* di corrente.




Figura 16: Risposta al gradino (grafico in alto) del convertitore oggetto di studio modellato con lo schema elettrico in basso.




Figura 17: Simulazione di un convertitore isolato con trasformatore commerciale: (grafico in alto) tensione di uscita in volt; (grafico al centro) potenza erogata al carico in watt; (in basso) modello PLECS del circuito elettrico equivalente del convertitore con carico resistivo R1.

Il modello circuitale simulato presenta un generatore di onda quadra con una portante fissata a 100 kHz. Questo generatore funge da driver per il trasformatore, che presenta al primario un'induttanza di magnetizzazione di 635 μH ed un'induttanza di leakage di 50 nH. Questi valori sono caratteristici di un trasformatore planare commerciale, che potrebbe essere potenzialmente la scelta più adeguata allo sviluppo di questo convertitore. Sul secondario del trasformatore, invece, si trova un ponte di diodi ideale che permette di trasferire corrente al carico. Il risultato della simulazione mostra una tensione nominale ed una tensione di *ripple* che rispettano le specifiche, così come la potenza erogata al carico, rappresentato in questo caso da un resistore. Tuttavia, il tempo necessario per arrivare ad una situazione a regime è maggiore di 200 μs , quindi ampiamente fuori specifica. Per aumentare il valore di *slew-rate* di corrente, è necessario diminuire l'energia accumulata inizialmente dal convertitore per poter poi lavorare tempestivamente in una condizione a regime. Questo implica una diminuzione della capacità di uscita e l'energia accumulata dai magnetici. Figura 18 mostra una seconda simulazione dove sono rispettate le specifiche richieste dal sistema.




Figura 18: Simulazione di un esempio di convertitore con valori idonei a rispettare le specifiche del sistema: (grafico in alto) tensione di uscita in volt; (grafico al centro) potenza erogata al carico in watt; (in basso) modello PLECS del circuito elettrico equivalente del convertitore con carico resistivo.

Le caratteristiche principali del secondo modello simulato sono una bassissima induttanza di magnetizzazione, ovvero $2 \mu\text{H}$, un'elevata frequenza di commutazione, ed una bassa capacità di uscita.

Tuttavia, queste caratteristiche non sono di comune realizzazione ed è necessario progettare componenti magnetici ad hoc per ottenere l'induttanza, la corrente e l'efficienza necessari. Nelle sezioni a seguire si presenta la fase di progettazione del trasformatore, lavoro principale di questo dottorato di ricerca.

2.2. Teoria di base dell'elettromagnetismo

Date le specifiche del sistema, in particolare l'elevato *slew-rate* necessario, risulta indispensabile realizzare un trasformatore con una induttanza vista dal primario molto bassa. Per realizzare un trasformatore di questo tipo è facile pensare ad un trasformatore avvolto in aria. Questa soluzione, infatti, elimina totalmente

l'induttanza di magnetizzazione del nucleo ferromagnetico. Altri vantaggi derivanti da questa soluzione sono l'eliminazione delle perdite relative al nucleo e il costo di realizzazione minore.

Prima di affrontare lo sviluppo di un primo prototipo di trasformatore in aria, si introduce la teoria che riguarda i componenti magnetici, sulla quale si basano le conclusioni postume.

Come punto di partenza per lo studio dei fenomeni elettromagnetici si considerano le Leggi di Maxwell, espresse in forma differenziale [24]. Nello specifico, si considererà la Legge di Ampere-Maxwell, che lega l'intensità di campo magnetico H alla densità di corrente J e la Legge di Faraday, che relaziona il campo elettrico E al campo d'induzione magnetica B e che consente di descrivere il fenomeno di induzione elettromagnetica. Queste due leggi sono rispettivamente descritte dalle equazioni 3 e 4:

$$\nabla \times E = -\frac{\partial B}{\partial t} \quad (3)$$

$$\nabla \times H = J_f + \frac{\partial D}{\partial t} \quad (4)$$

Si noti che queste equazioni descrivono le Leggi di Maxwell in forma locale e nei materiali. Se ci si pone in una condizione di campo elettrico e campo magnetico quasi statici, le loro derivate rispetto al tempo possono essere considerate nulle e quindi trascurate. Per la successiva trattazione ci si porrà dunque in questo caso semplificativo.

La Legge di Ampere si può estendere con la legge di Ampere-Maxwell che consente di descrivere la generazione dei campi magnetici a partire da correnti e da campi elettrici variabili [8]. Secondo questa legge, l'integrale di linea del campo magnetico indotto H lungo un contorno di una superficie S è uguale alla corrente i totale che attraversa la superficie S . Tale legge è descritta, in forma integrale, dalla seguente equazione:

$$\oint_{\partial S} H \cdot dl = i \quad (5)$$

Nell'equazione 5, ∂S indica la curva definita dal contorno di S .

Questa equazione, espressa in forma differenziale nell'equazione 4, può esser riscritta in forma discreta, qualora si consideri un numero limitato N di sezioni discrete del materiale in cui si ha un valore di H costante su una lunghezza l_k finita. In questo modo la precedente equazione diventa:

$$\sum_{k=1}^N H \cdot l_k = Ni \quad (6)$$

Quest'ultima equazione consente di relazionare il campo d'induzione magnetica ad un avvolgimento composto da N spire, ciascuna delle quali è percorsa da una corrente i .

2.2.1. Legge di Faraday sull' Induzione Elettromagnetica

La Legge di Faraday in forma differenziale è stata espressa nell'equazione 3. Di seguito, è stata esplicitata la stessa equazione in forma integrale, secondo cui l'integrale dell'intensità di campo elettrico E attorno ad una superficie chiusa C è uguale alla variazione del flusso di campo magnetico B che attraversa una sezione di superficie S racchiusa in C . L'equazione è la seguente:

$$\oint_C E \cdot dl = - \frac{d}{dt} \int_S B \cdot n \, da \quad (7)$$

Questa equazione, in cui n è il vettore unitario normale ad S , può esser riscritta in forma differenziale introducendo il concetto di Forza Elettromotrice (FEM) e che viene indotta da una spira composta da N avvolgimenti e che è attraversata da un flusso magnetico Φ . In queste condizioni, e è proporzionale alla variazione di flusso magnetico ed al numero di avvolgimenti della bobina, come descritto dalla seguente equazione:

$$e = - \frac{d(N\Phi)}{dt} = -N \frac{d\Phi}{dt} \quad (8)$$

Si noti che in entrambe le equazioni 7 e 8 il segno meno sta ad indicare che la corrente generata dalla FEM induce a sua volta un campo magnetico che si oppone all'originario.

Il prodotto $N \cdot \Phi$ è il *flux linkage*, tipicamente indicato col simbolo Ψ . Di fatto è il

flusso complessivo risultante del circuito. Nel caso di una bobina composta da N spire, ciascuna attraversata da un flusso Φ il *flux linkage* è definito come:

$$\Psi = N \cdot \phi \quad (9)$$

La Legge di Faraday in forma differenziale è stata espressa nell'equazione 3. Di seguito, è stata esplicitata la stessa equazione in forma integrale, secondo cui l'integrale dell'intensità di campo elettrico E attorno ad una superficie chiusa C è uguale alla variazione del flusso di campo magnetico B che attraversa una sezione di superficie S racchiusa in C . L'equazione è la seguente:

$$\oint_C E \cdot dl = - \frac{d}{dt} \int_S B \cdot n \, da \quad (10)$$

Questa equazione, in cui n è il vettore unitario normale ad S , può esser riscritta in forma differenziale introducendo il concetto di Forza Elettromotrice (FEM) e che viene indotta da un avvolgimento composto da N spire e che è attraversato da un flusso magnetico Φ . In queste condizioni, e è proporzionale alla variazione di flusso magnetico ed al numero di spire della bobina, come descritto dalla seguente equazione:

$$e = - \frac{d(N\phi)}{dt} = -N \frac{d\phi}{dt} \quad (11)$$

Si noti che in entrambe le equazioni 10 e 11 il segno meno sta ad indicare che la corrente generata dalla FEM induce a sua volta un campo magnetico che si oppone all'originario.

Come descritto in precedenza, la polarità della FEM indotta si determina notando che questa dà origine ad una corrente i cui effetti si oppongono alla FEM voluta [9]. Questo fenomeno è descritto dalla Legge di Lenz ed è causa della formazione di correnti indotte che si oppongono alla corrente imposta dal circuito e che vengono chiamate *eddy currents*. Si studieranno in seguito gli effetti di queste correnti nei dispositivi magnetici ad alta frequenza.

2.2.2. Perdite nei Dispositivi Magnetici

Considerando il sistema in esame, avere un trasformatore poco efficace non incide

particolarmente da un punto di vista termico. Tuttavia, data la necessità di trasferire un'elevata potenza sul carico, il trasformatore deve comunque essere dimensionato con una particolare attenzione alle perdite di potenza che caratterizzano i dispositivi magnetici. Considerando un dispositivo senza nucleo, si approfondiranno solo le perdite che caratterizzano dispositivi privi di nucleo. Non verranno quindi approfondite le perdite che caratterizzano i cicli di isteresi dei materiali ferromagnetici. Per lo stesso motivo, non si approfondirà nemmeno l'argomento delle perdite dovute alle *eddy currents*.

Risulta però fondamentale analizzare la prima tipologia di perdite che caratterizza trasformatori e induttori, ovvero quelle che si hanno negli avvolgimenti di tali dispositivi (indicate anche come perdite nel rame). La resistenza R del filo utilizzato per realizzare gli avvolgimenti in un dispositivo magnetico, se attraversato da una corrente, dissipa potenza sotto forma di calore, dove la potenza è calcolabile come I^2R , con I il valore RMS della corrente in continua. Alle alte frequenze, inoltre, la perdita nel rame è aggravata dall'effetto pelle, fenomeno che causa un addensamento della corrente sulle superfici esterne del conduttore, a causa del campo magnetico AC creato dalla corrente stessa. Questa è una conseguenza diretta della Legge di Faraday per cui la corrente alternata genera un flusso parassita che si oppone al flusso originale, sotto forma di correnti parassite. A causa di questo fenomeno si ha una riduzione dell'area netta disponibile nel conduttore per il passaggio della corrente e un conseguente aumento della resistenza effettiva del conduttore, che viene denominata RAC in quanto aumenta all'aumentare della frequenza. Si approfondirà in seguito il fenomeno dell'effetto pelle, nel capitolo relativo agli effetti parassiti che si hanno ad elevate frequenze.

Un altro effetto che si ha ad elevata frequenza e che contribuisce alle perdite negli avvolgimenti è l'effetto di prossimità, secondo cui il campo magnetico indotto dalla corrente che scorre in un conduttore interferisce con il campo generato in un conduttore adiacente. Anche questo effetto verrà approfondito in seguito.

2.3. Gli Induttori

Di seguito vengono ripresi i concetti teorici riguardanti le proprietà magnetiche degli induttori.

2.3.1. Circuiti Magnetici

Si consideri una bobina con N avvolgimenti e chiusa in un nucleo magnetico caratterizzato da una *cross-section* A_c e da una lunghezza di cammino elettrico pari a l_c , come mostrato in Figura 19.




Figura 19: Nucleo ferromagnetico avvolto da N spire.

In queste condizioni, la Legge di Ampere-Maxwell definita nell'equazione 5 diventa:

$$\oint_C \mathbf{H} \cdot d\mathbf{l} = \mathbf{H} \cdot d\mathbf{l} = N \cdot i \quad (12)$$

Si ipotizza ora per semplicità che la *cross-section* del nucleo sia costante su tutto il dispositivo e che la densità di flusso magnetico sia uniforme su tutta l'area della *cross-section*. Si considerano inoltre l'intensità di campo magnetico H_c costante lungo il *loop* C del nucleo e le perdite dovute ad effetti di *leakage* trascurabili. Sotto queste ipotesi, la 12 può esser riscritta come segue:

$$H_c \cdot l_c = N \cdot i \quad (13)$$

In questa equazione, il prodotto $N \cdot i$ fra numero di avvolgimenti della bobina e corrente è definito come Forza Magnetomotrice o FMM che si occupa di forzare il campo magnetico lungo il nucleo, così come la FEM forza corrente in un conduttore.

L'intensità di campo magnetico H_C genera inoltre un campo d'induzione magnetica B_C del tipo:

$$B_C = \mu_r \cdot \mu_0 \cdot H_C \quad (14)$$

Nella precedente equazione, μ_r è la permeabilità relativa del nucleo, che dipende dal materiale, mentre μ_0 è la permeabilità del vuoto, pari a $4\pi \cdot 10^{-7}$ H/m.

Il flusso magnetico Φ evidenziato nella Figura 20 è inoltre calcolabile come:

$$\Phi = B_C \cdot A_C = \mu_r \cdot \mu_0 \cdot H_C \cdot A_C \quad (15)$$

Da questa equazione si può ricavare inoltre l'intensità di campo magnetico H_C come:

$$H_C = \frac{\Phi}{\mu_r \mu_0 A_C} \quad (16)$$

Data quest'ultima equazione, si può calcolare la FMM come:

$$FMM = H_C \cdot l_C = \Phi \frac{l_C}{\mu_r \mu_0 A_C} = \Phi \cdot R_C \quad (17)$$

Nella precedente equazione, R_C è la riluttanza del circuito magnetico ed è definita come:

$$R_C = \frac{l_C}{\mu_r \mu_0 A_C} \quad (18)$$

Questo parametro è una misura dell'effetto di rallentamento del flusso del campo magnetico da parte del circuito e si misura in Ampere-spire/Wb. È un fenomeno analogo alla resistenza nel caso dei circuiti elettrici e, come tale, è proporzionale alla lunghezza del cammino magnetico del circuito ed è inversamente proporzionale alla *cross-section* di questo. Si noti però che alla riluttanza R non sono associate perdite di potenza, a differenza della resistenza nel caso dei circuiti elettrici.

2.3.2. Autoinduttanza e Mutua Induttanza

Nella Figura 20 è rappresentato un sistema composto da una spira ad N avvolgimenti immersa in un campo magnetico caratterizzato da un flusso $\Phi(t)$.




Figura 20: Avvolgimento avvolto in aria sottoposto al potenziale 'e'.

Come già visto in precedenza, se tale flusso varia nel tempo, per la Legge di Faraday si otterrà una differenza di potenziale ai capi della spira di valore pari alla FEM definita nell'equazione 11. Da questo si deduce che nel circuito connesso alla spira è indotta una FEM fintanto che il flusso di campo magnetico varia. Detto Φ il flusso che si chiude attorno ad un singolo avvolgimento, il flusso totale della bobina è la somma dei flussi che linkano tutti gli avvolgimenti. Se si ipotizza tale flusso uguale per tutti gli avvolgimenti, si può definire il flusso totale come *flux linkage* Ψ , ovvero come prodotto $N \cdot \Phi$, misurato in Weber.

Si considerino ora due *spire* 1 e 2 tra di loro adiacenti, come rappresentate in Figura 21. La *spira* 1 è percorsa da una corrente i_1 , mentre la *spira* 2 è caratterizzata da un *flux linkage* $N_2 \cdot \Phi_2$, il quale è dovuto al campo magnetico generato nella bobina 1 dalla corrente che scorre su di essa.




Figura 21: Due avvolgimenti attraversati da un campo comune

Si può valutare la FEM ai capi della spira 2 come segue, a partire dal suo flux linkage Ψ_2 e dalla corrente che circola sulla bobina 1:

$$e_2 = - \frac{d\Psi_2}{dt} = - \frac{d\Psi_2}{di_1} \cdot \frac{di_1}{dt} = -M_{21} \cdot \frac{di_1}{dt} \quad (19)$$

M_{21} è definito come coefficiente di mutua induttanza della spira 2 dovuto al flusso proveniente dalla spira 1. Si noti che, se il *flux linkage* è proporzionale alla corrente, allora il coefficiente di mutua induttanza e la derivata del *flux linkage* sono scostanti.

Analogamente, se si alimenta la spira 2 con una corrente i_2 , sulla bobina 1 si misurerà una FEM definita come:

$$e_1 = - \frac{d\Psi_1}{dt} = - \frac{d\Psi_1}{di_2} \cdot \frac{di_2}{dt} = -M_{12} \cdot \frac{di_2}{dt} \quad (20)$$

In questa equazione, M_{12} è il coefficiente di mutua induttanza della spira 1 causato dagli effetti della spira 2. Se ci si pone nel caso di un sistema lineare, tramite delle considerazioni energetiche si può dire che le mutue induttanze M_{12} e M_{21} sono uguali tale che: $M_{12} = M_{21} = M$. In generale, la mutua induttanza, misurata in Henry (H), è definibile come:

$$M = \frac{\Psi_1}{i_1} = \frac{\Psi_2}{i_2} \quad (21)$$

Si noti che la mutua induttanza è un parametro che dipende dalla dimensione delle bobine considerate, dalla loro prossimità e dal rapporto spire di ciascuna.

L'auto-induttanza è di fatto un caso speciale della mutua induttanza, in quanto una bobina percorsa da corrente è sottoposta ad un *flux linkage* generato dalla stessa corrente che circola su di essa. Per quanto detto, data una bobina attraversata da una corrente i e caratterizzata da un *flux linkage* Ψ , la sua auto-induttanza (o semplicemente induttanza) L è definita come:

$$L = \frac{\Psi}{i} = \frac{N\phi}{i} = \frac{N^2 BA}{Ni} = \frac{N^2 BA}{Hl} = \frac{N^2 \mu_r \mu_0 A}{l} = \frac{N^2}{R} \quad (22)$$

Per quanto detto, la FEM che si misura ai capi di una bobina, o un induttore, è definibile come:

$$e = \frac{d\Psi}{dt} = L \frac{di}{dt} \quad (23)$$

2.3.3. Energia Immagazzinata nel Campo Magnetico di un Induttore

Si consideri nuovamente l'equazione 23. Essa sta ad indicare il fatto che l'induttore è caratterizzato da un'inerzia: per variare la corrente che scorre su una bobina è necessario variarne la tensione (la FEM) ai suoi capi. Da questo si può dedurre che l'energia elettrica viene immagazzinata nel campo magnetico di un induttore. Si consideri un induttore rappresentato come in Figura 22.




Figura 22: Schema di un induttore con N avvolgimenti avvolto su di un nucleo ferromagnetico.

Per effetto della corrente che circola sull'induttore, all'interno del nucleo si formerà un campo magnetico di intensità H_c . La potenza che scorre negli avvolgimenti dell'induttore è definibile come:

$$p = i \cdot e = i \frac{d\Psi}{dt} \quad (24)$$

Integrando tale potenza nel tempo da un'istante t_1 ad un'istante t_2 , si può ottenere l'energia W_m :

$$W_m = \int_{t_1}^{t_2} p \, dt = \int_{\Psi_1}^{\Psi_2} i \, d\Psi \quad (25)$$

(2.21)

Sapendo inoltre che il *flux linkage* Ψ è uguale al prodotto fra l'auto-induttanza L e la corrente i che circola su di essa e che l'induttanza si mantiene costante nel tempo, l'equazione precedente diventa:

$$W_m = \int_0^i L \cdot i \, di = \frac{1}{2} \cdot L \cdot i^2 \quad (26)$$

Si noti che nell'equazione 26 si è risolto l'integrale ipotizzando la corrente i costante nel tempo.

Come visto in precedenza, il *flux linkage* è anche uguale a: $\Psi = N\Phi$, con N = numero di avvolgimenti della bobina. Sapendo inoltre che la FMM, per la Legge di Ampere, è uguale al prodotto $H_C \cdot l_C$ e il flusso magnetico Φ è il prodotto fra il campo di induzione magnetica B_C e l'area della sezione del nucleo A_C , l'equazione 26 può essere riscritta come segue:

$$W_m = A_C \cdot l_C \cdot \int_{B_1}^{B_2} H_C \, dB_C \quad (27)$$

Questa è l'equazione che permette di calcolare l'energia W_m immagazzinata nell'induttore. In essa appare l'energia per unità di volume (volume dato dal prodotto $A_C \cdot l_C$) è uguale all'integrale dell'intensità di campo magnetico calcolato in uno specifico intervallo di campo d'induzione magnetica.

2.4. I Trasformatori

I trasformatori sono dispositivi dai molteplici usi, sfruttati in vari campi quali la trasmissione di potenza per l'adattamento delle tensioni, la trasmissione di segnali per l'adattamento delle impedenze e nel campo dell'elettronica di potenza per operare conversioni energetiche e per garantire l'isolamento fra due circuiti diversi.

I trasformatori sono composti da due o più avvolgimenti mutualmente accoppiati, il cui lato di primario è connesso ad una tensione AC che dà origine ad un campo magnetico variabile, il cui flusso dipende dal numero di avvolgimenti della spira. Di particolare importanza dal punto di vista del funzionamento è la relazione che c'è fra le dimensioni del trasformatore e la sua frequenza di funzionamento, in quanto questa è inversamente proporzionale alle dimensioni del trasformatore.

2.4.1. Trasformatori Ideali

Si consideri una semplice rappresentazione di un trasformatore a due spire, una di primario con N_1 avvolgimenti e una di secondario con N_2 avvolgimenti, entrambe avvolte attorno allo stesso nucleo magnetico, come rappresentato in Figura 23. Gli avvolgimenti di primario sono stimolati tramite una tensione sinusoidale mentre il secondario è aperto.




Figura 23: Schema circuitale di un trasformatore avvolto in un nucleo ferromagnetico e con secondario in aperto.

Per quanto studiato nel capitolo Gli Induttori sulle induttanze, si può caratterizzare l'avvolgimento di primario del trasformatore con un'induttanza di magnetizzazione L_m definita come:

$$L_m = \frac{N_1^2}{R_c} \quad (28)$$

In questa equazione, R_c è la riluttanza del nucleo, definita come:

$$R_C = \frac{l_C}{\mu_r \mu_0 A_C} \quad (29)$$

dove l_C è la lunghezza del cammino magnetico lungo il nucleo e A_C è la cross-section di quest'ultimo. Si noti che, essendo la riluttanza del nucleo inversamente proporzionale alla sua permeabilità relativa, si può affermare che anche la FMM $M_1 \cdot l_1$ necessaria per fissare un flusso magnetico Φ nel nucleo si riduce all'aumentare della permeabilità. Per questa ragione, si può assumere la corrente di magnetizzazione che genera il flusso nel nucleo infinitesimamente piccola.

- Condizioni in assenza di carico

In Figura 23 è stato rappresentato un trasformatore il cui secondario è in condizioni di circuito aperto. Qui, i_Φ rappresenta la corrente di magnetizzazione che scorre sul primario e che stabilisce un flusso Φ nel nucleo magnetico. A partire dalle Leggi di Ampere e di Faraday si può ottenere un'equazione che descrive la relazione fra la tensione di primario e il flusso magnetico nel nucleo:

$$e_1 = \frac{d\Psi_C}{dt} = N_1 \frac{d\phi_1}{dt} \quad (30)$$

Per la Legge di Lenz, e_1 è una FEM che si oppone alla tensione V_1 di primario e, in accordo con Kirchhoff, $e_1 = V_1$.

Si ipotizza ora di eccitare il primario del trasformatore in maniera sinusoidale, in modo da avere un flusso di magnetizzazione, ad una pulsazione $\omega = 2\pi f$, del tipo:

$$\phi(t) = \phi_{MAX} \cdot \sin(\omega t) \quad (31)$$

A partire da tale flusso, la FEM applicata al primario, per l'equazione 30, diventa:

$$e_1 = \omega \cdot N_1 \cdot \phi_{MAX} \cdot \cos(\omega t) = \omega \cdot N_1 \cdot \phi_{MAX} \cdot \sin\left(\omega t + \frac{\pi}{2}\right) \quad (32)$$

Nella precedente equazione, la FEM è stata scritta anche in funzione del seno, esplicitando lo sfasamento fra tensione e flusso magnetico che risulta essere di 90° .

L'ampiezza della FEM applicata al primario è dunque:

$$E_{1_MAX} = 2\pi \cdot f \cdot N_1 \cdot \phi_{MAX} \quad (33)$$

Il flusso magnetico può inoltre essere espresso in termini di densità di flusso magnetico come:

$$\phi_{MAX} = B_{MAX} \cdot A_C \quad (34)$$

Unendo quindi le equazioni 33 e 34 si può estrapolare il valore RMS della FEM di primario come:

$$E_{1_RMS} = \frac{E_{1_MAX}}{\sqrt{2}} = \frac{2\pi}{\sqrt{2}} \cdot f \cdot N_1 \cdot B_{MAX} \cdot A_C \quad (35)$$

Essendo, infine, $V_{1_RMS} = E_{1_RMS}$, si è così ottenuto una relazione fra il valore RMS della tensione di primario e il numero di avvolgimenti della spira di primario, oltre che con la densità di flusso magnetico e l'area A_C della sezione del nucleo del trasformatore.

- Condizioni di carico

In Figura 24 è stato rappresentato il trasformatore il cui secondario è chiuso su di un carico, su cui scorre una corrente i_2 e ai capi del quale si misura una tensione di secondario V_2 .




Figura 24: Schema circuitale di un trasformatore con secondario chiuso su un carico.

La tensione V_1 è stata definita in precedenza tramite l'equazione 30, mentre la tensione sul secondario, dovuta alla FMM e_2 indotta dal flusso magnetico può essere ricavata, in maniera analoga, come segue:

$$V_1 = e_1 = N_1 \frac{d\Phi}{dt} \quad (36)$$

Si noti come in questo caso non si faccia più riferimento ad un flusso magnetico di primario, ma si considera il flusso complessivo comune ad entrambi gli

avvolgimenti essendo questi avvolti sullo stesso nucleo.

A partire dalle equazioni 30 e 35, si può ottenere il rapporto fra le tensioni di primario e secondario e, di conseguenza, il rapporto spire, definito come:

$$\frac{V_1}{V_2} = \frac{N_1}{N_2} \triangleq a \quad (37)$$

Da questa equazione si deduce che il rapporto di trasformazione del trasformatore è direttamente proporzionale al rapporto spire a , considerando trasformatori ideali in cui la derivata del flusso magnetico non è limitata da una saturazione del nucleo e in cui vi è sempre un numero sufficiente di spire in relazione alla FEM desiderata.

Si studiano ora gli effetti al secondario, in cui si ha, per effetto della corrente i_2 , una FMM $N_2 i_2$. Si può valutare la FMM complessiva relativa al nucleo del trasformatore applicando la Legge di Ampere, secondo cui la FMM è uguale all'integrale dell'intensità di campo magnetico calcolato nel percorso chiuso che passa per gli avvolgimenti di primario e secondario. Riprendendo anche la definizione di FMM data nell'equazione 17, si ottiene:

$$FMM_C = H_C l_C = N_1 i_1 - N_2 i_2 = FMM_1 - FMM_2 \quad (38)$$

La densità di flusso magnetico B_C e il flusso magnetico Φ_C valutati all'interno del nucleo possono essere ricavati tramite le seguenti equazioni:

$$B_C = \mu_r \cdot \mu_0 \cdot H_C \quad (39)$$

$$\Phi_C = B_C \cdot A_C \quad (40)$$

Combinando le equazioni 29, 38, 39 e 40 si ottiene:

$$N_1 i_1 - N_2 i_2 = \Phi_C \times R_C \quad (41)$$

Nel caso di un trasformatore ideale si può ipotizzare permeabilità relativa infinita, da cui si ottiene una riluttanza R_C nulla. Inoltre, si può ipotizzare resistenza degli avvolgimenti nulla e un'assenza di perdite magnetiche nel nucleo. Si noti che la condizione di riluttanza nulla implica che la FMM necessaria a fissare un flusso magnetico nel nucleo è trascurabile. Sotto queste ipotesi, si può scrivere che

$$N_1 i_1 - N_2 i_2 = 0 \Rightarrow N_1 i_1 = N_2 i_2 \quad (42)$$

Tramite quest'ultima equazione si può ricavare la relazione che lega le correnti di primario e secondario col rapporto spire:

$$\frac{i_1}{i_2} = \frac{N_2}{N_1} = \frac{1}{a} \quad (43)$$

Si noti infine che, in termini di potenza, se ci si pone nel caso di un trasformatore ideale senza vale la seguente uguaglianza:

$$V_1 i_1 = V_2 i_2 \quad (44)$$

- Modello equivalente e convenzione del punto

In Figura 25 è rappresentato il modello equivalente di un trasformatore ideale col secondario chiuso su un carico di impedenza Z_2 . Questo modello è caratterizzato dalle tensioni su primario e secondario con la stessa polarità e da una corrente entrante sul lato primario ed uscente dal trasformatore sul lato secondario ed è descritto dalle equazioni 37 e 43 definite in precedenza.

Nella Figura 25, i pallini neri stanno ad indicare la polarità dei terminali di primario e secondario. Qualora si dovesse rappresentare una polarità invertita di uno dei due avvolgimenti, per la convenzione dei punti si dovrebbe rappresentare il trasformatore come in Figura 26. In questo nuovo caso, l'equazione 37 resta invariata, ma bisogna aggiungere un segno meno nell'equazione 43 come segue:

$$\frac{i_1}{i_2} = -\frac{N_2}{N_1} = -\frac{1}{a} \quad (45)$$




Figura 25: Modello equivalente di un trasformatore ideale.




Figura 26: Circuito equivalente di un trasformatore ideale a polarità opposte.

2.4.2. Trasformatori Reali

Si studia adesso l'architettura di un trasformatore reale.

2.4.2.1. Induttanza di magnetizzazione

La corrente di primario svolge due ruoli all'interno del funzionamento di un trasformatore: fissa un flusso magnetico condiviso tra primario e secondario e bilancia l'effetto di demagnetizzazione dovuto alla corrente di secondario [27].

In precedenza, è stato ipotizzato che idealmente il nucleo del trasformatore fosse caratterizzato da una permeabilità relativa infinita. Nella realtà non è ovviamente così in quanto il nucleo, qualunque esso sia, possiede una permeabilità finita e quindi un'induttanza associata alla sua riluttanza, anch'essa finita e non nulla. Quest'induttanza è definita come induttanza di magnetizzazione L_m ed è rappresentata, nel modello equivalente, in parallelo all'avvolgimento di primario. A tale induttanza è associata una corrente di magnetizzazione I_ϕ da cui dipende appunto la magnetizzazione del nucleo. La corrente di primario è quindi la somma della corrente di magnetizzazione e la corrente che scorre sull'avvolgimento di primario e che viene riflessa al secondario in funzione dell'inverso del rapporto spire.

La corrente di magnetizzazione può essere scomposta in due componenti:

- Una componente I_c , in fase con la tensione di primario, che scorre sulla resistenza R_c , la quale modella le perdite di potenza nel nucleo;

- Una componente I_m , in quadratura con la tensione di primario, che scorre sull'effettiva induttanza di magnetizzazione, la quale sarà puramente reattiva (X_m) e rappresenterà il flusso magnetico che si viene a formare nel nucleo.

In Figura 27 viene quindi rappresentato un modello equivalente del trasformatore in cui si includono i componenti resistivi e reattivi relativi al ramo di magnetizzazione nel nucleo e in cui si mette in evidenza la scomposizione della corrente di primario in una corrente effettiva di primario I_2^1 (intesa come corrente di secondario vista al primario) ed una corrente di magnetizzazione I_ϕ , la quale a sua volta è la somma delle correnti I_c ed I_m .




Figura 27: Modello equivalente del trasformatore con ramo di magnetizzazione esplicitato.

2.4.2.2. Flussi magnetici di leakage

Nel caso di un trasformatore ideale uno stesso flusso magnetico si chiude sempre attorno ad entrambi gli avvolgimenti di primario e secondario ma, in un caso reale, questa approssimazione non è valida, in quanto c'è sempre una porzione di flusso magnetico che si chiude solo su di una bobina. Questo flusso viene detto di leakage e, in un modello equivalente reale, viene esplicitato inserendo delle induttanze serie, dette di leakage appunto, su ciascun ramo del trasformatore. Si noti che le induttanze di leakage sono proprietà riferite esclusivamente per coppie di avvolgimenti: qualora ci fossero più primari o più secondari, queste induttanze devono essere valutate per ciascuna coppia di avvolgimenti.

Si consideri il trasformatore in Figura 28, in cui è stato evidenziato una porzione di flusso magnetico che si chiude su entrambi gli avvolgimenti di primario e secondario e dei flussi di leakage per ciascun avvolgimento.




Figura 28: Trasformatore con evidenziati i flussi magnetici di leakage di primario e secondario.

In queste condizioni il flusso complessivo che si chiude su ciascun avvolgimento è composto da tre componenti. Si definiscono dunque i flussi Φ_{11} e Φ_{22} rispettivamente come flusso complessivo che si chiude sull'avvolgimento di primario e flusso complessivo che si chiude sull'avvolgimento di secondario. Questi possono essere calcolati come segue:

$$\Phi_{11} = \Phi_{l1} + \Phi_{21} + \Phi_{12} \quad (47)$$

$$\Phi_{22} = \Phi_{l2} + \Phi_{12} + \Phi_{21} \quad (48)$$

In queste equazioni, Φ_{l1} e Φ_{l2} sono rispettivamente i flussi di leakage associati alle spire di primario e secondario, mentre Φ_{12} e Φ_{21} sono rispettivamente i flussi di primario che si chiudono sul secondario ed i flussi di secondario che si chiudono sul primario. In altri termini, Φ_{12} è il mutuo flusso causato dalla corrente i_2 nella bobina di secondario, mentre Φ_{21} è il mutuo flusso generato dalla corrente i_1 nella bobina di primario. Ciascuno di questi flussi rappresenta un'induttanza, ottenibile a partire dalle tensioni di primario e secondario, a loro volta ricavabili derivando le equazioni dei flussi. Si ottiene:

$$V_1 = [L_{l1} + L_{11}] \frac{di_1}{dt} + M_{12} \frac{di_2}{dt} \quad (49)$$

$$V_2 = [L_{l2} + L_2] \frac{di_2}{dt} + M_{21} \frac{di_1}{dt} \quad (50)$$

Dalle equazioni 49 e 50, si possono definire le auto-induttanze di primario e secondario, in funzione delle induttanze di leakage L_{l1} e L_{l2} e in funzione delle induttanze complessive L_1 ed L_2 di primario e secondario, rispettivamente. Si ottiene:

$$L_{11} = L_{l1} + L_1 \quad (51)$$

$$L_{22} = L_{l2} + L_2 \quad (52)$$

Sapendo inoltre che le mutue induttanze risultano essere uguali per entrambi gli avvolgimenti e pari ad M e sapendo che la mutua induttanza, per definizione, è il rapporto tra il flusso magnetico chiuso in un avvolgimento e generato dall'altro, le induttanze complessive di primario e secondario possono essere scritte come segue:

$$L_1 = \frac{N_1}{N_2} M \quad (53)$$

$$L_2 = \frac{N_2}{N_1} M \quad (54)$$

Da cui si può ricavare la mutua induttanza come $M = \sqrt{L_1 L_2}$.

Unendo quindi le equazioni 51 e 52 e le equazioni 53 e 54, si ottengono rispettivamente le equazioni che definiscono le induttanze di leakage di primario e secondario:

$$L_{l1} = L_{11} - \frac{N_1}{N_2} M \quad (55)$$

$$L_{l2} = L_{22} - \frac{N_2}{N_1} M \quad (56)$$

Si possono definire ora i due seguenti parametri:

$$k_1 = \frac{L_1}{L_{11}} = 1 - \frac{L_{l1}}{L_{11}} \quad (57)$$

$$k_2 = \frac{L_2}{L_{22}} = 1 - \frac{L_{l2}}{L_{22}} \quad (58)$$

Da queste due equazioni si può definire il coefficiente di accoppiamento k come:

$$k \triangleq \sqrt{k_1 k_2} \quad (59)$$

2.4.2.3. Modello equivalente

In Figura 29 è stato riportato il circuito completo che modella il trasformatore reale.




Figura 29: Circuito equivalente completo del trasformatore reale.

Nel modello del trasformatore reale sono state messe in evidenza:

- Le resistenze R_1 ed R_2 , che modellizzano le perdite rispettivamente su primario e secondario;
- Le reattanze X_{l1} ed X_{l2} , relative alle induttanze di leakage di primario e secondario;
- Il ramo di magnetizzazione del nucleo, composto dal parallelo tra R_c e X_c ;
- Gli avvolgimenti di primario e secondario, E_1 ed E_2 , rispettivamente.

2.5. Effetti alle Alte Frequenze

Si approfondiscono ora i fenomeni parassiti che caratterizzano i dispositivi magnetici quando questi lavorano ad elevata frequenza [28]. Verranno approfondite solo le problematiche che affliggono gli avvolgimenti di induttori o trasformatori. Questo perché, come già accennato in precedenza, il dispositivo utilizzato durante il progetto di tesi è realizzato tramite un trasformatore toroidale *coreless*.

Si noti innanzitutto che, se da un lato lavorare ad alta frequenza consente di ridurre le dimensioni del dispositivo magnetico come un trasformatore [10], dall'altro si

introducono nuove problematiche per il funzionamento, come per esempio un aumento della temperatura di lavoro del dispositivo causa di una maggiore dissipazione di potenza per effetto Joule.

La possibile riduzione delle dimensioni è riconducibile al fatto che, a parità di potenza trasmissibile, è necessario immagazzinare meno energia nel tempo e si può dunque operare un ridimensionamento dei componenti induttivi. Al contempo però, l'aumento della frequenza porta ad aumentare la dissipazione nei nuclei magnetici, e ad avere effetti di secondo ordine sugli avvolgimenti che richiedono un ridimensionamento ed una diversa progettazione degli stessi, con conseguenti dimensioni maggiori.

I due effetti parassiti che affliggono maggiormente gli avvolgimenti dei dispositivi magnetici ad alta frequenza sono l'effetto pelle e l'effetto di prossimità, che causano un aumento delle perdite nel conduttore a causa di una distribuzione non uniforme del flusso di corrente al suo interno.

2.5.1. Effetto Pelle

Si consideri un conduttore cilindrico isolato, sul quale scorre una corrente alternata I , come rappresentato in Figura 30. In esso si verrà a generare un campo magnetico B concentrico alternato che indurrà a sua volta, secondo la Legge di Faraday, una *eddy current* che si opporrà all'originale. In figura è messo in evidenza come questa corrente, in realtà, si oppone alla corrente I al centro del conduttore ma, al contempo, assume la stessa direzione di propagazione di I in prossimità della sezione più esterna del dispositivo. Questo implica una riduzione della corrente complessiva che scorre al centro del conduttore ma un incremento della stessa lungo la sua circonferenza, dando origine ad una distribuzione di corrente come evidenziato nella parte bassa della Figura 30.




Figura 30: Conduttore cilindrico percorso da corrente su cui si sviluppano le eddy currents (in alto).
Distribuzione della corrente all'interno del conduttore (in basso)

La formazione di queste correnti parassite interne al conduttore ha come diretta conseguenza l'aumento della resistività stessa del conduttore all'aumentare della frequenza e in funzione del raggio del cilindro. Si parla dunque di resistenza effettiva del conduttore, R_{AC} , il cui pedice sta ad indicare appunto che varia in funzione della frequenza.

Si può definire lo *skin depth* come la profondità di un conduttore cavo che ha la stessa resistenza di un conduttore solido soggetto ad effetto pelle e si può usare tale parametro per caratterizzare i vari materiali in modo da poterne valutare la resistenza in AC. Lo *skin depth* è definito come segue:

$$\delta = \frac{1}{\sqrt{\pi f \mu \sigma}} \quad (60)$$

dove f è la frequenza, σ è la conducibilità del materiale e μ è la sua permeabilità magnetica.

A partire da questo parametro, si può valutare la resistenza R_{AC} , al variare della frequenza, noti il valore della resistenza del conduttore in DC, R_{DC} e il suo raggio complessivo r_0 . L'equazione per valutare R_{AC} è riportata nella pagina seguente.

$$R_{AC} = R_{DC} \left[1 + \frac{\left(r_0/\delta\right)^4}{48 + 0.8\left(r_0/\delta\right)^4} \right] \quad (61)$$

Come conseguenza dell'effetto pelle, a parità di corrente, è necessario realizzare gli avvolgimenti di un dispositivo magnetico con un numero di cavi maggiore, ciascuno caratterizzato da una sezione più piccola. Questo comporta un aumento delle dimensioni generali del componente.

2.5.2. Effetto di Prossimità

L'effetto di prossimità è un fenomeno che caratterizza due o più conduttori fra di loro adiacenti, come per esempio gli avvolgimenti dei trasformatori, sui quali scorre una corrente alternata.

Si considerino i due fili rappresentati in Figura 31, ciascuno dei quali è percorso da una corrente alternata, con la stessa direzione di propagazione. Per effetto della corrente I_1 , si genera attorno al filo 1 un campo magnetico di intensità B_1 , il quale si interseca col secondo filo come mostrato in figura. Il campo magnetico B_1 , intersecandosi sul filo 2, genera su quest'ultimo delle *eddy currents*, per effetto dell'induzione magnetica, che si distribuiscono a formare un anello all'interno del conduttore come rappresentato in figura. Tali correnti parassite andranno a sommarsi al flusso di corrente I_2 originario presente sul filo e al contempo, nella porzione del semiconduttore rivolta verso il filo 1, si sottrarranno ad I_2 , avendo un verso opposto a questa. Il risultato è una distribuzione del flusso complessivo di corrente non uniforme all'interno della sezione del conduttore, come rappresentato in Figura 31 tramite i gradienti colore. Ne consegue quindi che una sezione del filo risulta opporsi maggiormente al flusso di corrente, cioè, risulterà avere una resistenza maggiore. Per quanto detto, anche l'effetto di prossimità causa un aumento della resistenza AC del conduttore e, come per l'effetto pelle, tale resistenza tende ad aumentare all'aumentare della frequenza, in quanto il fenomeno di prossimità aumenta con essa (si noti che il ragionamento è analogo considerando il campo magnetico generato dalla corrente I_2 e intersecante il filo 1). Anche in questo caso, la resistenza in alternata, R_{AC} , è definita come il valore della resistenza del filo in continua, R_{DC} , a cui si somma un fattore che dipende dall'effetto di prossimità.




Figura 31: Fili conduttori percorsi da correnti con stessa direzione, in cui è stato messo in evidenza l'effetto di prossimità.

Per quanto detto, è necessario adeguare le distanze fra due possibili conduttori e valutare attentamente la differenza di potenziale fra gli stessi, al fine di limitare l'effetto di prossimità. Anche questo ridimensionamento comporta dei limiti nella riduzione dei componenti magnetici che lavorano ad alte frequenze.

2.6. Dispositivi Magnetici *Coreless* e Planari

In questa sezione si vuole fare un approfondimento sui dispositivi magnetici *coreless*, cioè privi di nucleo magnetico. Si è relazionato questo studio ai dispositivi magnetici planari realizzati su Printed Circuit Board (PCB), in quanto questa è proprio la tecnologia utilizzata per la realizzazione del convertitore di potenza che si approfondirà nei capitoli successivi e in quanto sono dispositivi appartenenti proprio alla categoria dei *coreless*.

Queste tecnologie nascono e sono sempre più studiate a fronte della crescente domanda di elettronica di potenza miniaturizzata da parte del mercato [30]. La produzione mondiale di dispositivi elettronici di ogni tipo è infatti rivolta a sviluppare tecnologie dalle dimensioni sempre più compatte, tra le quali anche sistemi di alimentazione dei dispositivi. È stato quindi necessario sviluppare nuove tecnologie per la realizzazione di convertitori di potenza di vario genere in modo

che questi possano essere sempre più compatti e integrati nei dispositivi. Sono state quindi implementate nuove tecniche per realizzare dispositivi magnetici passivi, come induttori e trasformatori, direttamente su PCB, in architetture planari molto compatte.

Altro vantaggio della tecnologia *coreless* riguarda l'assenza di un nucleo ferromagnetico e di conseguenza l'assenza di tutte quelle perdite che sono associate ad esso [31]. Inoltre, l'assenza del nucleo di magnetizzazione implica la necessità di lavorare ad elevate frequenze al fine di garantire delle buone prestazioni magnetiche del dispositivo in termini di accoppiamento e di perdite basse sugli avvolgimenti. Questo si traduce in una riduzione delle dimensioni, proprio come conseguenza dell'aumento delle frequenze di lavoro.

2.6.1. Trasformatori *Coreless*

Lo sviluppo di una tipologia di trasformatori privi di nucleo è una conseguenza della domanda crescente del mercato di componenti elettronici sempre più piccoli e compatti, che implica la necessità di realizzare dispositivi che siano in grado di operare ad elevate frequenze [14].

I dispositivi magnetici con nucleo, tipicamente, non sono in grado di lavorare a frequenze maggiori di qualche centinaio di kHz, a causa dei fenomeni di isteresi che caratterizzano il nucleo e di altri fenomeni parassiti come le *eddy currents*. Inoltre, nel caso di convertitori e circuiti che lavorano in modalità switch, lavorare a frequenze elevate consente di ridurre le perdite nei transistori. Inoltre, sebbene un aumento delle frequenze comporti una positiva riduzione delle dimensioni dei componenti magnetici, i dispositivi con nucleo sono limitati in frequenza dagli effetti parassiti che caratterizzano quest'ultimo: fenomeni di isteresi, di correnti parassite ed effetto pelle sono tutti accentuati all'aumentare della frequenza di lavoro del dispositivo. I dispositivi con nucleo ferromagnetico sono storicamente stati sviluppati in quanto il nucleo stesso fornisce un buon percorso per il campo magnetico e buone trasmissioni di energia, oltre che per ridurre le induttanze di leakage[33]. Con la miniaturizzazione dei componenti, però, è stato necessario sviluppare nuove tecnologie *coreless* in cui, oltre che non avere tutte le problematiche relative ai nuclei ferromagnetici, sono stati ottenuti svariati benefici, dalla riduzione delle dimensioni, all'aumento delle frequenze di lavoro, alla

riduzione delle induttanze di dispersione e delle resistenze AC anche grazie alle geometrie planari adottate. A tal proposito, esistono varie tipologie di trasformatori *coreless*, come i trasformatori planari, gli *stacked* e i segmentati. Di seguito si approfondirà la tecnologia di trasformatori *coreless* planari, realizzati su *Printed Circuit Board*.

2.6.2. Trasformatori planari

La realizzazione dei trasformatori in un'architettura planare e su PCB presenta numerosi vantaggi [34]. Sfruttare il processo realizzativo delle PCB consente di abbattere i costi di produzione dei componenti e di realizzare trasformatori ed induttori tramite un processo automatizzato e ottenendo facilmente le specifiche tecniche volute. Alle caratteristiche dei trasformatori planari, si aggiungono poi eventualmente le possibili caratteristiche di trasformatori con o senza nucleo ferromagnetico, in relazione alle scelte progettuali.

I dispositivi magnetici realizzati tramite PCB nel secolo scorso erano caratterizzati da coefficienti di accoppiamento molto bassi e da induttanze di leakage elevate, problematiche che non sono state risolte del tutto nel corso del tempo. Tuttavia, nel corso degli anni, sono state ideate tecniche di realizzazione che prevedono l'utilizzo di PCB a multipli strati che consentono comunque di raggiungere elevate densità di potenza e buone condizioni di lavoro. Inoltre, i dispositivi magnetici realizzati su PCB sono utilizzabili a frequenze elevate, dell'ordine del MHz: combinando questo funzionamento a un funzionamento risonante del circuito, è possibile ottenere guadagni di corrente comunque elevati e che controbilanciano gli apparenti accoppiamenti magnetici bassi che caratterizzano questi dispositivi.

2.6.3. Stato dell'arte dei trasformatori multi-megahertz

In bibliografia non ci sono molte soluzioni che hanno come obiettivo la realizzazione di un trasformatore che possa lavorare sopra al MHz [35]

La teoria sui trasformatori trattati in precedenza, mette in evidenza i problemi di progettazione che limitano le realizzazioni per l'alta frequenza. Nel paragrafo dei Trasformatori Reali è stata introdotta l'induttanza di magnetizzazione, che aggiunge al modello del trasformatore la resistenza R_c atta a modellare le perdite di magnetizzazione del nucleo. All'aumentare della frequenza, le perdite nel core

crescono più che linearmente. Allo stesso modo, le perdite dovute alle *eddy current*. Si possono utilizzare materiali con basse perdite, ma che hanno tipicamente una riluttanza elevata. Questo si traduce in induttanze di leakage maggiori che, come abbiamo visto al paragrafo 1.1, aggiungono un ritardo della corrente sulla tensione.

Dal punto di vista degli avvolgimenti si presentano due particolari svantaggi: l'effetto pelle, e l'effetto prossimità. L'effetto pelle dipende in modo esponenziale dalla frequenza, mentre l'effetto pelle è legato soprattutto al numero di avvolgimenti vicini, e considerando un nucleo con permeabilità basse, o addirittura l'eliminazione del nucleo, la tendenza è l'aumento del numero di avvolgimenti per avere una sufficiente autoinduttanza nel dispositivo.

I dispositivi magnetici che meglio lavorano alle alte frequenze sono i trasformatori planari, mostrati in Figura 32.




Figura 32: Modello 3D di un trasformatore planare con avvolgimenti realizzati su PCB.

Riprendiamo un attimo le motivazioni che rendono questi dispositivi adatti alle applicazioni ad alta frequenza:

- Lo spessore delle tracce che portano la corrente sul PCB è tipicamente di 35 μm , quindi il problema dell'effetto pelle non incide in maniera sensibile;
- Gli avvolgimenti sono meglio distribuiti dei conduttori cilindrici usati nei trasformatori classici, e questo influisce positivamente sull'effetto prossimità;
- La disposizione delle tracce su diversi *layer* migliora l'accoppiamento, diminuendo così le induttanze di *leakage*;
- L'area di dissipazione dei conduttori aumenta;
- Nel caso non si utilizzasse il nucleo ferromagnetico per chiudere il campo

magnetico e abbassare la riluttanza del trasformatore, le perdite relative al nucleo verrebbero annullate.

Vediamo invece gli aspetti negativi che incidono particolarmente anche nella progettazione del trasformatore per il progetto in analisi:

- Le larghe tracce presenti sugli strati esterni della PCB si accoppiano elettricamente con le tracce negli strati sottostanti, aumentando così le capacità tra avvolgimenti di primario e secondario del trasformatore. Questo compromette il guadagno di tensione del trasformatore e, accoppiandosi con l'induttanza serie del primario e del secondario, abbassa la frequenza di risonanza naturale del convertitore;
- Per frequenze superiori a qualche MHz, le perdite in caso di presenza di nucleo ferromagnetico potrebbero risultare troppo elevate nello stesso;
- Nel caso non si utilizzasse il nucleo ferromagnetico, l'accoppiamento degli avvolgimenti di primario e di secondario si abbasserebbe, introducendo elevate induttanze di leakage, non desiderabili per questo sistema data la necessità di trasferire alti valori di potenza [36].

Valutando vantaggi e svantaggi di queste soluzioni, è possibile realizzare un dispositivo che possa sfruttarne i vantaggi limitandone il più possibile gli svantaggi. Utilizzare i PCB per produrre gli avvolgimenti è un'ottima soluzione per limitare le perdite negli avvolgimenti, mentre non utilizzare materiali ferromagnetici elimina il problema delle perdite di isteresi e le correnti di perdita indotte sul nucleo, ma è necessario trovare una soluzione per accoppiare efficientemente primario e secondario.

3. Prototipazione

In questo capitolo si mostrano le varie fasi di prototipazione che si sono rese necessarie per implementare il trasformatore *coreless* necessario per il nuovo sistema ACIS.

3.1. Primo prototipo - valutazione del coefficiente di accoppiamento

Per una migliore affidabilità ed una riduzione delle dimensioni dell'intero circuito, è possibile sviluppare una soluzione alternativa con un convertitore ad alta frequenza di commutazione. In Figura 33 è mostrata l'architettura del convertitore proposta nella prima fase del progetto.




Figura 33: Architettura del convertitore DC/DC ad alta frequenza di commutazione proposto per la prima fase di studio.

Il convertitore dovrà essere opportunamente progettato per il fabbisogno di corrente necessario e per i burst sopra indicati. L'isolamento galvanico richiesto nelle applicazioni automotive è fornito dal trasformatore ad alta frequenza [37].

Questo è progettato per aumentare la tensione dai 12 V o 24 V dell'accumulatore alla tensione di carico di 96 V. I picchi di corrente elevati e la gestione termica sono questioni importanti da considerare.

La dimensione del circuito può essere ridotta utilizzando una frequenza di commutazione di 5 MHz. Il profilo di potenza ottenuto delle simulazioni elettriche effettuate con SPICE per convalidare i cicli di funzionamento del circuito è mostrato in Figura 34.

Considerando l'impiego di dispositivi al nitruro di gallio (GaN) per gli interruttori a stato solido previsti in questo circuito, per il tasso di guasto è possibile trovare solo una statistica del limite superiore del caso peggiore con una confidenza del 60%. Tuttavia, considerando la polarizzazione inversa ad alta temperatura, la polarizzazione del gate ad alta temperatura, la polarizzazione inversa ad alta temperatura assieme a una umidità relativa elevata, si può valutare un FIT rilevante compreso nell'intervallo da 300 a 1600 [38].




Figura 34: Risultato della simulazione SPICE per la determinazione del profilo tipico di potenza.

3.1.1. Metodologia

Lo studio condotto nel progetto di dottorato qui presentato è stato svolto secondo la metodologia descritta sinteticamente in ordine cronologico dai seguenti punti:

- 1) Ideazione di una o più soluzioni;
- 2) Analisi numerica della singola soluzione:
 - a) Simulazioni SPICE per l'analisi elettrica dei circuiti;
 - b) Simulazioni FEM¹ con apposito tool software per la soluzione di problemi elettromagnetici e termici di singoli dispositivi (trasformatore);
- 3) Caratterizzazione di prototipi.

3.1.2. Sviluppo del trasformatore ad alta frequenza

Vi sono comportamenti ad alta frequenza come quello dovuto all'effetto pelle e l'effetto di prossimità devono essere adeguatamente considerati per ben affrontare i problemi da loro derivanti [39]. Considerando la frequenza di commutazione di 5 MHz, è molto difficile trovare la geometria e il materiale per il nucleo corretti. Perciò, qui è proposto un trasformatore senza nucleo per eliminare le limitazioni dei nuclei magnetici (per i problemi termici ad essi associati) e le perdite [40]. Per una buona efficienza, le correnti parassite devono essere ridotte, o ancor meglio evitate e si deve ottenere un accoppiamento magnetico ottimale.

I punti critici per la progettazione del trasformatore possono essere sintetizzati come segue:

- Gli effetti di accumulo della corrente in determinate aree della sezione dei cavi degli avvolgimenti dei trasformatori sono una questione importante per le applicazioni ad alta frequenza e corrente elevata. Il problema vi risolto comunemente definendo conduttori sottili in parallelo (e.g., i fili di Litz) piuttosto che conduttori singoli a sezione ampia.
- Nell'analisi in frequenza dovrebbe essere preso in considerazione anche l'accoppiamento di capacità, perché il trasferimento di energia tra stadi di primario e secondario senza rispettare il rapporto spire degli avvolgimenti del trasformatore dovrebbe essere limitato.
- Dal punto di vista termico, gli *hot spot* sono un punto critico per l'isolamento quando i picchi di distribuzione della corrente sono piuttosto superiori alla corrente media, determinando un'elevata dissipazione del rame.

¹ Finite Element Method.

Qui viene studiata una soluzione di trasformatore *coreless* in rame stampato in 3D, ma considerando una produzione industriale di volumi elevati, la soluzione finale dovrebbe prendere in considerazione uno stampo dedicato per avere un *throughput* adeguato e una riduzione dei costi di produzione.

Come forma del trasformatore è stata scelta quella toroidale. Infatti, questo tipo di geometria in linea di principio consente di ottenere un campo di induzione magnetica contenuto all'interno degli avvolgimenti: nei trasformatori *coreless*, infatti, può essere difficile confinare bene il campo all'interno del dispositivo e determinare l'effettivo andamento delle linee di campo, solitamente non propriamente definito e con una riluttanza elevata. Come mostrato nei paragrafi successivi, le perdite di flusso magnetico e, di conseguenza, possibili interferenze elettromagnetiche (EMI) con i dispositivi vicini, sono problemi tipici dei trasformatori senza nucleo, soprattutto con frequenze e potenze elevate: le forme toroidali, a differenza di altri tipi di geometrie, come quelli cilindrici, dovrebbero aiutare ad evitare questo tipo di problemi, avendo un comportamento del campo magnetico abbastanza prevedibile, con un circuito magnetico opportunamente definito.

3.1.3. Definizione della geometria ottimale del trasformatore

Una prima geometria del trasformatore con avvolgimenti di primario e secondario posti ad occupare una propria porzione di un toroide è mostrata in Figura 35. I due avvolgimenti hanno un rapporto spire di 1:12, con 2 spire sul primario e 24 spire sul secondario. Ciò consente di aumentare la tensione di una batteria da 12 V ai 96 V desiderati sul carico. Tuttavia, come mostrato dalle simulazioni elettromagnetiche condotte su di essa, questa geometria presenta un importante flusso di dispersione, dovuto alla mancanza di un nucleo e alla distanza esterna tra le spire. Inoltre, l'accoppiamento magnetico tra avvolgimenti primari e secondari non è uniforme, a causa dell'avvolgimento primario non distribuito, completamente separato da quello secondario.




Figura 35: Geometria della soluzione con avvolgimenti di primario (parte marrone) e secondario contigui.

Visti gli esiti delle simulazioni, si è cominciata la ricerca di una soluzione che permetta un miglior accoppiamento fra primario e secondario, anche trascurando momentaneamente il problema di avere un rapporto spire adeguato a trasformare i 12 V in 96 V. Si è giunti così ad una seconda soluzione, la cui geometria è mostrata in Figura 36, con avvolgimenti intercalati (*interleaved*) fra loro. La geometria è stata definita con il minor spazio possibile per separare gli avvolgimenti di primario e secondario, il che consente di ben concatenare il campo vicino a loro stessi pur avendo un buon isolamento galvanico fra i due stadi. In questo caso, l'accoppiamento magnetico risulta soddisfacente e il flusso di dispersione risulta molto basso con un campo di induzione magnetica alquanto uniforme all'interno del dispositivo. Tuttavia, l'accoppiamento capacitivo è un problema importante da considerare con questo tipo di soluzione.




Figura 36: Geometria della soluzione del trasformatore 1:1 con avvolgimenti interleaved.

Una terza soluzione considerate e quella mostrata in Figura 37. In questo caso è stato realizzato un trasformatore con un rapporto spire 1:8. Ciò grazie a due anelli centrali per raggruppare in parallelo un numero di spire di primario per ottenere il rapporto spire desiderato. I due anelli fungono anche da terminali dell'avvolgimento di primario.




Figura 37: Soluzione con connessioni centrali per avere un rapporto spire 1:8 (primario in marrone).

In questa geometria, gli avvolgimenti di primario e secondario non sono interlacciati come Figura 36, e si prevede un accoppiamento magnetico inferiore a quello dell'interlacciato con rapporto spire unitario perché vi è un maggiore spazio tra le spire adiacenti.

In questa parte preliminare di studio, è stata considerata un'ultima geometria *interleaved* simile a quella mostrata in Figura 36. La geometria *interleaved*, infatti, mostra un buon accoppiamento magnetico tra gli avvolgimenti. In questo caso, per ottenere il rapporto di trasformazione desiderato, l'avvolgimento primario viene ridotto, occupando solo una frazione della circonferenza del toroide come mostrato in Figura 38. Anche in questo caso, il primario non distribuito provoca un flusso disperso rilevante, ma, come vedremo, i risultati sono più soddisfacenti di quelli della geometria precedente.




Figura 38: Geometria *interleaved* con rapporto spire 1:8 (primario in marrone).

3.1.4. Simulazioni FEM

Le simulazioni FEM sono state eseguite con COMSOL Multiphysics 5.3, analizzando sia gli effetti magnetici che quelli elettrici per valutare i fenomeni capacitivi. Oltre a quelle di tipo elettromagnetico, sono state prese in considerazione le simulazioni

termiche.

L'analisi agli elementi finiti aveva come obiettivi la valutazione del campo magnetico, la determinazione della mutua induttanza tra l'avvolgimento primario e quello di secondario e della capacità di accoppiamento, nonché la determinazione dell'impedenza dei conduttori di rame [41]

Per questo tipo di analisi è importante non trascurare la struttura e la qualità della mesh costruita per dividere in un numero finito di elementi il dominio di integrazione perché possano avere validità i risultati delle simulazioni. L'effetto pelle, in particolare, richiede domini estremamente piccoli per ottenere risultati di simulazione accurati.

Nei modelli elettromagnetici implementati il dispositivo è pensato essere come isolato nell'universo. Per questo, si è sfruttata la possibilità di impiegare i cosiddetti *elementi infiniti* di COMSOL che consentono di emulare l'andamento del campo lontano fino all'infinito in una corona sferica con raggio esterno finito anziché infinito. Viste le dimensioni del trasformatore, la sfera interna è stata posta con un raggio di 0,1 m. Si è visto, dalle varie simulazioni svolte, che tale diametro consente di limitare lo spazio di simulazione 3D del campo magnetico anche a solo questo volume perché ad una distanza di qualche cm dalla struttura toroidale il campo magnetico è di entità trascurabile.

I materiali impostati nei modelli sono l'aria della sfera in cui è immerso il trasformatore ed il rame degli avvolgimenti.

Ogni trasformatore è stato simulato con un carico resistivo a secondario di $2\ \Omega$ (resistenza di carico ragionevole per l'applicazione a cui è destinato il trasformatore). Oltre al funzionamento con carico nominale, sono state svolte simulazioni con un carico di $100\ M\Omega$, considerato un circuito quasi aperto. Queste ultime simulazioni sono state utilizzate per valutare la mutua induttanza degli avvolgimenti.

Per l'analisi elettromagnetica sono state impostate opportune condizioni di dominio e al contorno. In particolare, il campo di induzione magnetica è stato calcolato applicando la legge di Ampere agli avvolgimenti. Alla superficie sferica esterna è stato applicato un isolamento magnetico. Per le semplici simulazioni

elettromagnetiche senza analisi termica sull'avvolgimento primario è stata impostata una corrente sinusoidale di 1 A con frequenza di 5 MHz.

Definendo questo tipo di corrente, attorno alla geometria del trasformatore si può osservare una induzione magnetica compresa tra circa 10 μT e 0,5 mT.



L'analisi termica può essere effettuata tramite simulazione stazionaria, con opportune condizioni al contorno. Al modello di simulazione sono state applicate condizioni al contorno di convezione naturale dell'aria, con una temperatura ambiente di 20 °C. Inoltre, nel caso di Figura 36 è stato posizionato un sottile strato d'aria tra le spire adiacenti dei due avvolgimenti per simulare la conduzione del calore senza convezione. Infatti, rispetto al resto delle superfici esterne dei conduttori di rame, avendo uno strato d'aria inferiore al millimetro, la convezione in questa regione è alquanto limitata, tanto da poter essere trascurata.

I dettagli del modello sono mostrati in Figura 39.

Per l'analisi termica è stata impostata una corrente di ampiezza 10 A sull'avvolgimento primario per ottenere un risultato più rilevante. Considerando la potenza attiva dissipata sugli avvolgimenti in rame è possibile estrarre la distribuzione complessiva della temperatura.

Condizioni al contorno del problema termico:

Convezione naturale d'aria (contorni esposti a volumi d'aria non trascurabili)



Condizioni al contorno per il problema elettromagnetico:

- Carichi resistivi di 2 Ω o 100 M Ω al secondario
- Corrente di eccitazione al primario: $1 \sin(2\pi 5 \cdot 10^6 t)$
- Isolamento magnetico sulla superficie esterna della sfera d'aria in cui è immerso il trasformatore

Figura 39: Condizioni al contorno dei modelli FEM per l'analisi elettromagnetica e per quella termica (in questo secondo caso la corrente è stata impostata con un'ampiezza di 10 A).

Per ciascuna simulazione è stata impostata una mesh adeguata, compatibilmente con le capacità computazionali.

Come indicato in precedenza, in queste strutture sono attesi importanti effetti di prossimità e pelle. Perciò, è stata impostata un'apposita mesh sugli strati limite, al fine di ottenere un'adeguata analisi della corrente.

Un tipico problema di validazione dei FEM è quello della quantificazione degli errori accettabili nei risultati della simulazione. Ogni simulazione è stata verificata attraverso calcoli numerici al termine della simulazione stessa, come ad esempio la corrispondenza delle correnti ai due terminali degli avvolgimenti. Invece, per lo studio di interesse come *postprocessing* sono state valutate la densità di corrente, le tensioni delle bobine, le impedenze delle bobine e la mappa di temperatura dell'intero trasformatore.

Pur avendo idea (da esperienze passate in cui sono state applicate le stesse tecniche di modellazione) dell'accuratezza delle simulazioni con un errore massimo del $\pm 10\%$ per i problemi elettromagnetici e del $\pm 5\%$ per quelli termici, sono state effettuate alcune misure elettriche su un trasformatore di riferimento per convalidare i risultati della simulazione.

3.1.5. Risultati delle simulazioni

In questo paragrafo sono descritti alcuni dei risultati più interessanti ottenuti. Innanzitutto, nella Figura 40, sono mostrate le linee qualitative del campo magnetico per la struttura interlacciata 1:1: l'accoppiamento magnetico è molto buono, con un flusso di dispersione ridotto; il coefficiente k di accoppiamento calcolato è superiore al 95%. Inoltre, è stato calcolato il flusso magnetico su diversi punti della struttura, mostrando un campo alquanto uniforme nel toroide.

La prossimità e l'effetto pelle sono piuttosto evidenti. Questi effetti, infatti, limitano il flusso di corrente a poche decine di μm sotto la superficie degli avvolgimenti (Figura 39). Questo spessore potrebbe essere la superficie limite in rame degli avvolgimenti fabbricati con metalli più economici, come l'alluminio. In questo caso il calcolo della resistenza degli avvolgimenti con gli effetti pelle e prossimità fornisce un valore ragionevole di circa $0,5 \Omega$, simile a quello calcolato analiticamente. Così, questa è la più promettente tra le soluzioni fin qui analizzate.

Simulazioni analoghe sono state effettuate con le altre strutture mostrate nelle immagini precedenti. In Figura 40 sono mostrate le linee di flusso del campo magnetico per la soluzione con gli anelli di connessione centrali per ottenere un rapporto spire 1:8 (vedi Figura 37). Purtroppo, le perdite di flusso non sono trascurabili.




Figura 40: Linee di flusso del campo di induzione magnetica della struttura di trasformatore 1:1 interleaved con carico puramente resistivo da $2\ \Omega$.




Figura 41: Modulo della densità di corrente della simulazione del trasformatore interleaved.




Figura 42: Linee di flusso del campo di induzione magnetica della struttura del trasformatore 1:8 interleaved con anelli centrali di connessione delle spire di primario con carico puramente resistivo da $2\ \Omega$.

La struttura *interleaved* con rapporto spire non unitario, mostrata in Figura 38, rivela una bassa perdita di flusso (ma superiore a quella del dispositivo con rapporto spire 1:1). Tuttavia, in questo caso ciò non basta per ottenere un buon trasformatore con un rendimento accettabile. In questo caso, il calcolo della mutua induttanza ha dato un valore di circa $0,36\ \mu\text{H}$, un ordine di grandezza inferiore a quello della geometria 1:1. Il rapporto tra la corrente sull'avvolgimento primario e quello secondario con carico di $2\ \Omega$ ha dato un valore di circa 10,4. Pertanto, il rapporto di corrente reale non è esattamente uguale al rapporto spire, che deve essere leggermente aumentato per ottenere la tensione e la corrente desiderata sul secondario, a causa delle dispersioni di flusso più rilevanti. Infine, un'analisi del campo elettrico ha mostrato un valore di quest'ultimo elevato ed uniforme tra i due avvolgimenti, e quasi nullo altrove, sottolineando il comportamento quasi induttivo corretto e desiderato della struttura.

Infine, è stata impostata una simulazione elettrotermica, al fine di valutare e

mostrare le possibilità ed i limiti del modello utilizzato. Le condizioni al contorno sono descritte nella sezione precedente. In particolare, a titolo di esempio, è stata simulata la struttura interleaved con rapporto spire unitario (vedi Figura 36) con una corrente di ampiezza 10 A nell'avvolgimento primario. Durante la prima fase di studio è stata impostata una analisi elettromagnetica nel dominio della frequenza (con un modello linearizzato e grandi segnali), consentendo una stima delle perdite di potenza attiva (effetto Joule) sugli avvolgimenti. Tali valori sono stati utilizzati nella seconda fase dello studio preliminare, dove è stata eseguita un'analisi termica stazionaria. La simulazione elettro-termica accoppiata è stata risolta con un solutore segregato. In Figura 43 è mostrata la mappa termica sugli avvolgimenti, con una temperatura ambiente di 20 °C. I valori termici ottenuti con una corrente di ampiezza 10 A sono ragionevoli e non portano ad un eccessivo surriscaldamento, nonostante gli effetti pelle e di prossimità. In prossimità dei terminali degli avvolgimenti si osserva un aumento di temperatura, dovuto all'aumento locale della resistenza, che dovrebbe essere mitigato con una corretta progettazione dei terminali di connessione, in un possibile sviluppo futuro di questo lavoro. Tuttavia, la temperatura è abbastanza uniforme sulla struttura.




Figura 43: Mappa termica trasformatore interleaved con corrente sinusoidale con ampiezza pari a 10 A e frequenza di 5 MHz (carico da 2 A e temperatura ambiente pari a 20 °C).

3.1.6. Risultati sperimentali ottenuti da un primo prototipo

Lo scopo principale di queste prime prove sperimentali è quello di provare la capacità di accoppiamento degli avvolgimenti per questo tipo di soluzioni.

Si ricorda che il coefficiente di accoppiamento è dato da:

$$k = \frac{M}{\sqrt{L_{11}L_{22}}} \quad (62)$$

dove $M = M_{12} = M_{21}$ è la mutua induttanza, mentre L_{11} ed L_{22} sono rispettivamente le autoinduttanze degli avvolgimenti di primario e di secondario. Le equazioni caratteristiche di un trasformatore, invece, sono:

$$\begin{cases} V_1 = (L + L_{l1}) \frac{di_1}{dt} + M_{12} \frac{di_2}{dt} \\ V_2 = (L + L_{l2}) \frac{di_2}{dt} + M_{21} \frac{di_1}{dt} \end{cases} \quad (63)$$

L'autoinduttanza può essere misurata utilizzando un ponte LCR sui singoli avvolgimenti, con il lato opposto del trasformatore aperto in modo da avere $M \cdot di/dt$ uguale a zero.

La mutua induttanza può essere ottenuta misurando la derivata della corrente nel tempo quando attraversa lo zero (valore massimo per l'onda sinusoidale) e misurando il valore massimo della tensione sul lato secondario.

Il circuito mostrato nello schema della Figura 44 viene utilizzato per generare una corrente alternata che scorre sull'avvolgimento lato primario, che può essere misurata utilizzando una sonda di corrente inserita in un oscilloscopio; contemporaneamente è possibile misurare la tensione indotta sull'avvolgimento secondario.




Figura 44: Schema elettrico del circuito impiegato per caratterizzare il trasformatore.

3.1.6.1. Prototipo realizzato

Per ridurre il problema di realizzare un trasformatore 1:1 come quello di Figura 36, gli avvolgimenti sono stati rimpiazzati da cavi Litz con le caratteristiche mostrate nella Tabella 1. Per ottenere gli avvolgimenti con la forma desiderata è stato prodotto un toroide ABS con stampa 3D avente le scanalature elicoidali di Figura 46 per alloggiare i cavi Litz proprio come le piattine in rame considerate per la soluzione mostrata in Figura 36.

Diametro dei trefoli	Numero dei trefoli	Sezione dei conduttori
30 μm	1000	0.7069 mm^2

Tabella 2: Caratteristiche del filo di Litz impiegato.




Figura 45: Dettagli geometrici del supporto toroidale in ABS realizzabile con stampa 3D ad estrusione. Le dimensioni sono in mm.

Il trasformatore è stato realizzato per operare ad alta frequenza; quindi, il driver è stato scelto considerando una frequenza di commutazione a 5 MHz. Non è necessaria una grande quantità di energia ed è un'applicazione a bassa tensione.

Come in Figura 44, un circuito a mezzo ponte pilota il lato primario del trasformatore. Per poter applicare una frequenza di commutazione elevata sono stati impiegati FET GaN di una scheda di prototipazione della EPC (Figura 46). Sono stati utilizzati condensatori di disaccoppiamento per filtrare la corrente e ottenere un'onda sinusoidale con bassa distorsione. I condensatori MLC 0603 con dielettrico NPO hanno la frequenza di autorisonanza superiore all'attuale onda sinusoidale; quindi, questi dispositivi sono stati sfruttati per questa applicazione.



Figura 46: Scheda di prototipazione EPC9033 60V 40A, con half bridge realizzato con dispositivi GaN.

La Figura 47 mostra il trasformatore collegato alla scheda di pilotaggio. In particolare, in corrispondenza della lettera A, dal lato opposto a quello visibile, ci sono i condensatori di filtro, vicino a B ci sono i FET GaN, e vicino a C uno dei terminali del lato primario che è saldato sulla parte superiore della scheda. La connessione del lato secondario al carico in questa fotografia è nascosta dal trasformatore.




Figura 47: Foto del primo prototipo realizzato.

3.1.6.2. Risultati delle prove

Le autoinduttanze degli avvolgimenti di primario e di secondario sono state misurate con un impedenzimetro Keysight E4982A, ottenendo i seguenti valori:

$$L_{11} = 4.72 \mu H$$

$$L_{22} = 5.95 \mu H$$

La Figura 48 mostra la schermata dell'oscilloscopio catturata durante la misura.




Figura 48: Misura del $\frac{di}{dt}$ per il calcolo del fattore di accoppiamento.

Da questa, si ricava che la derivata della corrente di primario è $\frac{di_1}{dt} = 3.02 \frac{A}{\mu s}$, mentre $V_{2,pk} = 15.69 V$.

Perciò, la mutua induttanza vale

$$M = 5.02 \mu H,$$

mentre il coefficiente di accoppiamento è

$$k = 0.98$$

C'è da osservare che la sonda di corrente utilizzata durante il test ha una larghezza di banda limitata e la corrente misurata include diverse armoniche ad alta frequenza; quindi, non è possibile ottenere un'onda sinusoidale.

Questi sono risultati preliminari per verificare la capacità di questa soluzione. In ogni caso il fattore di accoppiamento è simile a quello ottenuto dalla simulazione,

e ciò conferma l'utilità di questa soluzione per la conversione di potenza con frequenze di diversi MHz.

3.1.7. Considerazioni al termine della prima fase di studio del progetto di ricerca

I convertitori DC/DC ad alta frequenza per circuiti *boost* affidabili nelle applicazioni automobilistiche rappresentano una soluzione molto promettente e all'avanguardia. Tuttavia, progettare trasformatori *coreless* ad alta frequenza non è un compito facile. Le simulazioni descritte nei paragrafi precedenti mostrano alcuni aspetti critici assieme a caratteristiche e prestazioni interessanti. Innanzitutto, gli effetti pelle e prossimità, come mostrato, fanno sì che la corrente scorra quasi solo sulla superficie dei conduttori e ciò può portare a importanti problemi di surriscaldamento ed elettromigrazione.

La soluzione con fili Litz per gli avvolgimenti è meno costosa di una geometria in rame stampata ad hoc in 3D e migliora l'affidabilità del trasformatore. Vi è da considerare, però, che le frequenti vibrazioni elevate nelle applicazioni automobilistiche e le sollecitazioni meccaniche potrebbero essere critiche, per cui è necessario eseguire simulazioni e test adeguati. Altrimenti, occorre rivolgersi ad altre soluzioni.

Le simulazioni FEM elettromagnetiche e termiche si sono rivelate uno strumento molto importante ed interessante per la progettazione di questi dispositivi di potenza.

3.2. Secondo prototipo: riduzione della resistenza AC

Il primo prototipo ha permesso di evidenziare numerosi punti di forza della soluzione di trasformatore in aria, superando le aspettative per quanto riguarda l'accoppiamento tra gli avvolgimenti di primario e di secondario del trasformatore. Tuttavia, il valore di resistenza misurato ad alta frequenza è risultato essere troppo elevato, impedendo l'utilizzo del primo prototipo per l'applicazione desiderata. Per questo motivo, è stato avviato un nuovo studio con l'obiettivo di minimizzare i valori di resistenza, e quindi le perdite, sopra alle frequenze del MHz.

A seguito delle analisi in letteratura, per lo sviluppo di un secondo prototipo è stata

presa in analisi la realizzazione degli avvolgimenti tramite le piste di una PCB. Quindi, si è pensato ad un prototipo che tenga in considerazione le modalità costruttive del primo prototipo, ma che utilizzi le piste sulle PCB al posto del *Litz wire*.

Inoltre, in fase di revisione del primo prototipo, sono state analizzate alcune topologie di convertitore per poter individuare la più idonea per frequenze di risonanza sopra al MHz.

Questo lavoro ha quindi portato alla realizzazione di un trasformatore con una disposizione geometrica toroidale dei PCB, le cui piste sono state utilizzate come avvolgimenti, ottenendo un fattore di accoppiamento molto elevato senza l'aumento della resistenza ad alte frequenze. Ogni PCB ospita una spira per l'avvolgimento primario e una spira per l'avvolgimento secondario. I PCB vengono collegati in serie o in parallelo per ottenere il rapporto spire desiderato.

Per il dimensionamento sono state effettuate simulazioni ad elementi finiti su modelli 2D e 3D per valutare i valori di flusso magnetico, resistenza e induttanza con piste su PCB di diverse dimensioni.

3.2.1. Secondo prototipo: topologia circuitale

La soluzione circuitale da adottare in questa fase non considera problemi meccanici, di volume e di costo. Tuttavia, lo studio è dedicato in particolare a massimizzare le prestazioni elettromagnetiche e migliorare l'alimentatore per gli assorbimenti atipici di corrente impulsiva. Il secondo prototipo deve quindi poter fornire corrente a circa 420 A/ms, senza utilizzare banchi di condensatori con valori sufficientemente bassi di resistenza e induttanza serie come già evidenziato nei capitoli precedenti di questo lavoro di tesi. Per ottenere quindi le frequenze di commutazione desiderate, è stata selezionata la topologia circuitale di circuito risonante di classe E mostrata in Figura 49, dove il trasformatore ad alta frequenza è un elemento chiave[42].




Figura 49: Topologia secondo prototipo di convertitore risonante DC/AC.

Il circuito è costituito da due FET GaN che, con un duty cycle del 50%, assorbono corrente alternativamente dal primario del trasformatore, comportandosi come una configurazione push-pull di corrente. Durante ogni semiperiodo i condensatori in parallelo ai dispositivi attivi si caricano e scaricano in risonanza con l'avvolgimento primario del trasformatore. Figura 50 mostra i risultati della simulazione SPICE con le forme d'onda della corrente sull'avvolgimento primario del trasformatore I_T (rosso), la corrente I_{L1} su L_1 (verde), la corrente I_{C1} su C_1 (blu) e la tensione V_{C1} su C_1 (nero).




Figura 50: Simulazioni SPICE del circuito risonante.

I vantaggi di questo circuito sono principalmente la presenza di soli dispositivi low-side, che consente di evitare circuiti bootstrap che limitano le alte frequenze di commutazione, la riduzione dei costi e configurazioni di layout più semplici. Inoltre, la capacità parassita drain-source del dispositivo GaN può essere trascurata e, con un corretto dimensionamento, è possibile ottenere condizioni operative ZVS.

L'uso di FET di potenza GaN consente di aumentare la frequenza di commutazione fino a diversi MHz. In questo caso, è stato scelto 6,78 MHz poiché a questa frequenza (banda ISM) le emissioni elettromagnetiche irradiate sono illimitate. Meno sviluppi possono essere trovati in letteratura per dispositivi magnetici ad alta potenza a queste frequenze, dove vengono introdotti diversi problemi[43]. Per ferrite o polvere con permeabilità media o alta, le perdite nel nucleo aumentano notevolmente[44]. Materiali a permeabilità inferiore possono essere utilizzati per ridurre le perdite nel nucleo, ma con lo svantaggio di avere un numero di spire più elevato[45]. Pertanto, aumenta la resistenza dell'avvolgimento così come aumentano le perdite di potenza. Come analizzato nel capitolo 2, la conduttività elettrica alle alte frequenze diminuisce a causa di due effetti principali, ovvero l'effetto pelle e l'effetto prossimità. L'obiettivo principale di aumentare lo slew-rate di corrente è fortemente dipendente dalla riduzione della conduttività elettrica ad alte frequenze. Risulta quindi cruciale individuare la corretta dimensione dei componenti magnetici[46], e quindi del trasformatore.

Un parametro fondamentale che influenza le prestazioni del trasformatore è il fattore di accoppiamento[47]. Il fattore di accoppiamento è il principale punto debole dei trasformatori ad alta frequenza. Le capacità parassite portano all'iniezione di correnti ad alta frequenza che aumentano le interferenze elettromagnetiche e possono formare un accoppiamento elettrostatico. Pertanto, l'accoppiamento magnetico potrebbe diminuire[48]. Data quindi la frequenza di lavoro e la necessità di mantenere alto l'accoppiamento, il secondo prototipo è stato realizzato con un trasformatore in aria, come nel primo prototipo, ma con una disposizione geometrica toroidale dei PCB come avvolgimenti che permette di mantenere alto l'accoppiamento, come mostrato in Figura 51.




Figura 51: Modello 3D del secondo prototipo di trasformatore.

Le principali caratteristiche analizzate in questo prototipo sono le induttanze di dispersione e magnetizzazione, e le resistenze AC. Per il dimensionamento del trasformatore sono stati individuati il numero ottimale di strati in parallelo delle PCB, e le dimensioni degli stessi, in termini di raggio interno ed esterno. Sono state quindi estratte le equazioni euristiche attraverso simulazioni agli elementi finiti per ottimizzare le prestazioni del trasformatore e per soddisfare i valori di induttanza ricercati.

3.2.2. Secondo prototipo: simulazioni ad elementi finiti

Sono stati realizzati diversi modelli con COMSOL Multiphysics per una corretta progettazione dei PCB del trasformatore ad alta frequenza. L'obiettivo principale delle simulazioni FEM è quello di raggiungere l'induttanza richiesta sull'avvolgimento primario. Per prima cosa, è stato simulato il circuito con un modello SPICE per determinare l'induttanza dell'avvolgimento. Successivamente, le simulazioni FEM sono state utilizzate per ottenere indicazioni e relazioni fra i vari parametri fisici sulla distribuzione del flusso magnetico e la resistenza delle piste di rame sui PCB. Considerando i risultati in termini di accoppiamento magnetico ottenuti con il primo prototipo, il trasformatore è stato realizzato con 16 PCB

disposti toroidalmente, anziché in stack, per un fattore di accoppiamento più elevato. In ogni PCB le piste sono suddivise su 7 strati in parallelo per l'avvolgimento primario e 7 strati in parallelo per l'avvolgimento secondario, ottenendo un rapporto spire 1:1. Inoltre, per ogni strato, le tracce sono suddivise su 8 dischi concentrici di diversa larghezza, creando percorsi a bassa riluttanza, utili alla concatenazione del campo magnetico più vicino. Figura 52 mostra il modello 3D di un PCB (a) e la sezione geometrica del modello 2D (b), evidenziando in blu l'avvolgimento primario e in rosso quello secondario.




Figura 52: Modello 3D delle PCB (a) e sezione geometrica 2D (b).

Sono stati quindi simulati due modelli: un modello 2D della sezione trasversale dettagliata del PCB e un modello 3D semplificato dell'intero trasformatore. Le simulazioni del modello 2D sono state utilizzate per la valutazione degli effetti pelle e di prossimità e per stimare i valori di induttanza e resistenza. Per quanto riguarda le simulazioni semplificate del modello 3D, sono utili per valutare l'intera distribuzione del flusso magnetico.

Inizialmente, quindi, è stato simulato il modello 2D con una frequenza di lavoro di 6,78 MHz e ponendo l'avvolgimento secondario del trasformatore a circuito aperto. I risultati della simulazione mostrano un'induttanza di 24,02 nH e una resistenza AC di 10,21 mΩ sul lato primario del trasformatore. I valori sono estremamente positivi e prima di procedere con ulteriori simulazioni, è stato necessario validare i risultati

delle simulazioni. Per questo motivo, è stato testato un prototipo (Figura 53) con un analizzatore di impedenza Keysight E4990A.




Figura 53: Primo prototipo di PCB come avvolgimento del trasformatore.

I test mostrano un valore di induttanza di 27,72 nH e una resistenza AC di 13,71 mΩ.

La leggera discrepanza tra i risultati della simulazione e quelli della misurazione può essere attribuita ai contatti non ideali del PCB e alle imprecisioni tecnologiche, ma in ogni caso i risultati sono molto incoraggianti. Pertanto, i risultati dei test hanno permesso di validare il modello 2D adottato, che a sua volta consente la simulazione di modelli con diverse dimensioni, numero di strati, distanze tra gli strati e distanze tra i binari, per determinare gli andamenti dell'impedenza e della densità di corrente. Figura 54 mostra il modello con i parametri geometrici considerati.




Figura 54: Parametri geometrici considerati per ogni PCB.

Per analizzare gli andamenti e le relazioni fra le dimensioni fisiche e le

caratteristiche elettriche, sono stati quindi fissati tutti i parametri a parte una variabile, al fine di analizzare ciascuna singolarmente. Figura 55 mostra il comportamento dell'induttanza e della resistenza AC con diversi valori del raggio interno, dove sono stati fissati i valori del raggio esterno, distanza tra le tracce, numero di strati e distanza tra gli strati.




Figura 55: Induttanza e resistenza AC per ogni PCB (avvolgimento) a diverse dimensioni di raggio interno.

I risultati della simulazione mostrano che sia l'induttanza che la resistenza AC aumentano quasi linearmente con il raggio interno. Tuttavia, l'induttanza aumenta con una costante moltiplicativa quasi 4 volte superiore. Ciò può essere spiegato osservando la formula di Wheeler per una bobina a spirale a strato singolo[49]:

$$L = \frac{a^2 n^2}{8a + 11c} \quad (64)$$

dove a è il diametro, c è la larghezza dell'avvolgimento e n è il numero di avvolgimenti. Nel caso in analisi, n può essere considerato uguale a 1 e c può essere considerata la differenza tra il raggio esterno e quello interno. Aumentando il raggio interno (a raggio esterno fisso) il denominatore dell'equazione aumenta leggermente, mentre il numeratore dell'equazione aumenta esponenzialmente. Per quanto riguarda la resistenza AC, l'aumento può essere correlato alla diminuzione del rame sull'avvolgimento.

Figura 56 mostra l'induttanza e la resistenza AC rispetto al raggio esterno, fissando il raggio interno, lo spazio tra le tracce, la distanza tra gli strati e il numero di strati.




Figura 56: Induttanza e resistenza AC per ogni PCB a differenti valori di raggio esterno.

In questo caso, quindi modificando solo il raggio esterno, l'induttanza è quasi costante. Per quanto riguarda la resistenza AC, il valore diminuisce all'aumentare del raggio esterno, quindi dell'area di rame dell'intero avvolgimento.

Figura 57 mostra il comportamento dell'induttanza e della resistenza AC modificando il numero di strati di rame, mantenendo fissati i valori di raggio interno ed esterno.




Figura 57: Induttanza e resistenza AC con diversi strati (layer) di rame per ogni PCB.

In questo caso, si può osservare un comportamento quasi lineare decrescente del valore dell'induttanza. Ciò può essere spiegato osservando la formula di Wheeler (5) dove il denominatore aumenta con la larghezza degli avvolgimenti e quindi

anche con lo spessore. Per quanto riguarda la resistenza AC si osserva un comportamento esponenziale leggermente decrescente, con un andamento che tende ad una saturazione del valore all'aumentare del numero di strati. Infatti, vengono introdotti più percorsi di corrente con gli strati, ma l'intensità del campo magnetico diminuisce all'interno del PCB quanto più strati vengono introdotti[50].

Figura 58 mostra l'induttanza e la resistenza AC modificando il numero di piste su ciascun strato all'interno della PCB con valori di raggio fissati.




Figura 58: Induttanza e resistenza AC per ogni PCB al variare del numero di piste.

In questo caso si può osservare una leggera variazione sia nel valore dell'induttanza che nella resistenza AC. Tuttavia, le simulazioni del modello 2D non prendono in considerazione l'accoppiamento tra i PCB. Pertanto, i percorsi a bassa riluttanza dati dalla separazione in piste sugli avvolgimenti del PCB aiutano la chiusura del campo magnetico su tutta la geometria toroidale, senza una variazione significativa dei valori di induttanza e resistenza AC.

Per una valutazione dell'intera distribuzione della densità del flusso magnetico, è stato sviluppato un modello 3D semplificato. Figura 59 mostra un esempio della distribuzione della densità del flusso magnetico che dà un'idea del fattore di accoppiamento e aiuta a definire il miglior compromesso tra lo spazio disponibile e il numero di PCB.




Figura 59: Simulazione dell'intensità del campo magnetico dell'intero trasformatore (modello 3D).

Per il prototipo è stato scelto un numero di 16 PCB come compromesso tra praticità di costruzione meccanica e buona concatenazione del campo magnetico.

3.2.3. Secondo prototipo: prove sperimentali

Il banco di prova sperimentale è mostrato in Figura 60, con i 16 PCB collegati sul lato primario con 8 avvolgimenti in parallelo, in serie con altri 8 avvolgimenti in parallelo, e gli avvolgimenti di secondario collegati tutti in serie.




Figura 60: Banco di prova con il secondo prototipo di trasformatore e il circuito risonante DC/AC.

In questo prototipo del circuito risonante è stato utilizzato un carico resistivo sull'avvolgimento secondario del trasformatore. Tuttavia, è possibile utilizzare un raddrizzatore per ottenere un'uscita di tensione in corrente continua. Sono stati

quindi messi a punto i componenti passivi del circuito attraverso simulazioni SPICE per ottenere le condizioni operative di ZVS. In questo modo si può ottenere una risonanza ottimale tra l'induttanza vista sul primario del trasformatore e la capacità in parallelo ai dispositivi attivi, e aumentare la capacità riducendo l'induttanza sul trasformatore aiuta ad aumentare il trasferimento di potenza. In questo modo è possibile ottenere un trasferimento di potenza di circa 1 kW anche con ingressi a bassa tensione (14 V). Tuttavia, ridurre l'induttanza vista sull'avvolgimento primario del trasformatore significa aumentare l'ampiezza della corrente sia sul trasformatore che sui dispositivi GaN.

Questo prototipo è stato quindi testato a una frequenza di commutazione di 6,78 MHz, con un carico resistivo di 7,17 Ω e una tensione di ingresso di 14 V. Con questa configurazione, è stato misurato un valore di induttanza più elevato sul lato primario del trasformatore rispetto a quanto previsto dalla simulazione. Ciò è probabilmente dovuto all'interazione fra i singoli PCB con la scheda madre dove sono saldati i componenti discreti del circuito risonante. Infatti, il collegamento tra la scheda madre ed i 16 PCB introduce una induttanza parassita non trascurabile. Con questo layout della scheda madre, la capacità di trasferimento di potenza è ridotta. Tuttavia, si misura una corrente di uscita di 4,06 A RMS e la condizione di stato stazionario viene raggiunta dopo 200 ns.

La schermata dell'oscilloscopio dei test del prototipo è mostrata in Figura 61, dove il segnale di gate di Q_1 è la forma d'onda rossa, la tensione sul condensatore V_{C1} è la forma d'onda verde acqua, la corrente di ingresso del trasformatore I_T è la forma d'onda gialla e il trasformatore la tensione di uscita V_{Rload} è la forma d'onda blu.

I transistori della tensione di gate risultano regolari e senza alcun effetto di secondo ordine. Tuttavia, i tempi di salita e di discesa sono rilevanti rispetto al periodo di commutazione. La tensione di uscita risulta in una forma d'onda sinusoidale molto precisa, che indica bassi elementi parassiti sull'avvolgimento secondario e sui circuiti di carico. Per quanto riguarda la corrente di ingresso del trasformatore, si possono osservare effetti del secondo ordine in prossimità del cambio di segno della corrente del condensatore, dovuti principalmente a induttanze parassite.




Figura 61: Cattura dell'oscilloscopio con i primi test del prototipo.

3.2.4. Secondo prototipo: considerazioni finali

I risultati sperimentali mostrano come la risonanza ottimale si ottiene ad una frequenza di 8,1 MHz. Ciò è dovuto agli elementi parassiti sui PCB. Infatti, la capacità tra l'avvolgimento primario e quello secondario del trasformatore modifica la frequenza di risonanza. Inoltre, l'impedenza di ingresso aumenta notevolmente alle frequenze di lavoro a causa di induttanze parassite, riducendo il valore massimo della corrente di ingresso.

Pertanto, l'impatto dell'induttanza e della capacità parassita sui componenti, sulla scheda madre e sui PCB del trasformatore deve essere attentamente valutato. In particolare, considerando la frequenza di commutazione di 6,78 MHz, i tempi di carica e scarica dei condensatori risonanti sono ridotti dei valori ESR/ESL e, quindi, il trasferimento di potenza è ridotto. Inoltre, considerando le induttanze molto basse sugli avvolgimenti del trasformatore senza nucleo, l'induttanza parassita derivata dalla connessione fisica gioca un ruolo importante. Questo può essere considerato uno svantaggio delle applicazioni risonanti ad alta frequenza. Le simulazioni ad elementi finiti possono aiutare a valutare i valori parassiti. Tuttavia, allo stato dell'arte, i modelli 3D devono essere semplificati per consentire la

convergenza delle simulazioni. Pertanto, le semplificazioni devono essere considerate con attenzione e non sempre le simulazioni ad elementi finiti possono fornire una valutazione completa.

Tuttavia, il risultato di questo prototipo è incoraggiante in quanto l'assorbimento di corrente a regime viene raggiunto entro scale temporali di μs .

3.3. Terzo prototipo: miglioramento prestazioni generali

Nel Capitolo 3.2 è stata analizzata una soluzione circuitale con trasformatore ad alta frequenza. I risultati delle simulazioni e sperimentali sono incoraggianti e indicano la possibilità di poter realizzare un circuito di questo tipo. Ci sono alcuni aspetti però da tenere in considerazione e alcuni problemi da risolvere. La difficoltà progettuale si concentra in maniera decisiva dai componenti al design del PCB. Infatti, anche i PCB di questo lavoro di tesi possono essere considerati come dei componenti determinanti per lo sviluppo di questo convertitore. Nel secondo prototipo, la capacità di accoppiamento fra primario e secondario, generata dai 14 layer sovrapposti di ciascuna delle PCB utilizzate per comporre il trasformatore ha limitato il trasferimento in potenza. Infatti, la combinazione di capacità e induttanza ha fatto sì che la frequenza di autorisonanza del trasformatore fosse prossima alla frequenza di lavoro del convertitore.

Inoltre, confrontando il secondo prototipo con un classico convertitore full-bridge, si nota come le induttanze poste in ingresso occupino molto più spazio rispetto a due transistori corredati con gli opportuni gate driver.

Il terzo prototipo avrà quindi lo scopo di migliorare lo sviluppo del circuito precedente, sia dal punto di vista circuitale, sia per l'attenzione alla progettazione del layout dei PCB.

3.3.1. Terzo prototipo: topologia circuitale

Per il terzo ed ultimo prototipo è stata scelta una diversa topologia circuitale. Uno degli obiettivi principali di questo lavoro di tesi rimane quello di massimizzare lo slew-rate di corrente di uscita del convertitore. Analizzando meglio la topologia scelta in precedenza, si può vedere come abbia una debolezza da questo punto di vista. Gli induttori posti tra l'alimentazione e le capacità risonanti si comportano

come generatori di corrente. Questo comportamento è tanto vero, quanto è elevato il valore della loro induttanza. Il valore della corrente DC si somma all'energia scambiata in risonanza con le capacità [51]. Questo permette di migliorare l'efficienza del convertitore, e di avere un assorbimento presso che continuo dalla batteria, migliorandone il THD in ingresso. Purtroppo, questi due componenti accumulano campo magnetico ed in fase di accensione del circuito, rubano energia al carico, aumentando il tempo di attesa per raggiungere le condizioni di lavoro stazionarie.

La nuova topologia proposta è simile al convertitore in classe E, ma utilizza il trasformatore non solo per isolare il primario dal secondario, ma anche come risuonatore sui rami complementari di ingresso. La topologia è già arte nota, ed è denominata come convertitore push-pull risonante[52]. La Figura 62 mostra uno schematico con gli elementi essenziali di questo convertitore. Collegato al polo positivo della batteria in ingresso si hanno i due rami di primario del trasformatore. Questi due rami sono collegati al drain dei FET in low side presenti sul circuito e alle capacità risonanti riferite a massa. L'energia che non viene utilizzata per risuonare con le capacità viene trasferita al secondario del trasformatore [53].




Figura 62: Convertitore risonante push-pull

Come è possibile vedere, anche per questo prototipo viene progettato un convertitore DC/AC. Anche in questo caso però, questa tipologia di convertitore

risonante, può essere riflessa collegandola al secondario del trasformatore, generando così un convertitore bidirezionale DC/DC [54].

I rami del primario del trasformatore vengono sfruttati anche per ottenere la risonanza. Considerando il classico modello di trasformatore visto in Figura 27, del Capitolo 2.4.2, e privandolo dell'induttanza e della resistenza di magnetizzazione, ben rappresenta il trasformatore in oggetto, dove la mutua induttanza tra primario e secondario, è utile per trasferire energia al carico, mentre l'induttanza di flusso disperso scambia energia con le capacità risonanti.

3.3.2. Simulazione SPICE del terzo prototipo

Per validare la scelta della topologia sono state effettuate numerose simulazioni con il software LTSpice. Nel circuito della simulazione seguente viene mostrato il push-pull risonante con al secondario il circuito rettificatore

La Figura 63 mostra la simulazione del circuito equivalente, utilizzato per capire il dimensionamento del circuito in oggetto.




Figura 63: Convertitore Push-Pull risonante: Circuito equivalente (in basso); forme d'onda ottenute con la simulazione SPICE (in alto).

Se i parametri principali che caratterizzano il circuito si discostano di poco, il punto di lavoro cambia. L'induttanza di *leakage*, presente su entrambe i rami con il nome di $L5$ ed $L6$, è impostata ad 1.3 nH. Così è facile comprendere come questo valore sia estremamente basso, non sono per il fattore di accoppiamento desiderato per il trasformatore, ma anche riferendoci alle induttanze parassite presenti sulla PCB. Si richiede quindi un'accurata progettazione del PCB, per ridurre al massimo i parassiti. In Figura 64 si mostra un altro particolare del circuito. Date le basse tensioni, ma la alta potenza richiesta dal secondario, la corrente che circola sul

transistor equivalente di ogni gamba, raggiunge picchi di 400A.




Figura 64: Si nota in particolare il picco di corrente raggiunto dai transistor su una singola gamba.

Altro fattore importante è il rapporto tra la mutua induttanza del primario e quella del secondario. Sul primario la mutua induttanza richiesta è di 3.5 nH, mentre al secondario sono richiesti 330 nH. Il rapporto tra l'induttanza del primario e del secondario è dato dalla seguente formula:

$$1:n = \sqrt{\frac{330 \cdot 10^{-9}}{3.5 \cdot 10^{-9}}} = 9.71$$

Risulta, quindi, molto più elevato rispetto al rapporto tra le tensioni volute tra primario e secondario.

3.3.3. Progettazione del terzo prototipo

Per condurre una corrente di picco di qualche centinaio di ampere, ad una frequenza di diversi megahertz, la scelta della tecnologia dei transistor è obbligata. I FET al nitrato di gallio hanno performance di gran lunga superiori al silicio, e sono realizzati da diversi produttori[55]. Per applicazioni a bassa tensione sono stati presi come riferimento quelli prodotti dalla società EPC®. Rispetto ai concorrenti hanno un'occupazione d'area minore, e minori induttanze parassite, dovute al case. Questo dispositivo in realtà non ha un case, ma è realizzato direttamente con il DIE, e quindi non viene ricoperto con materie plastiche. Le connessioni sono saldate direttamente sul semiconduttore. In questo modo anche il costo del singolo

dispositivo rimane minore rispetto alla concorrenza. Vedremo però, che è più difficile il montaggio e il layout richiesto sulla PCB.

Tra il catalogo di EPC, ci sono solo tre dispositivi che possono lavorare con correnti di picco superiori ai 400 A.

Reset Save Filters Download Table Product Selector Guide														
Part Number	Status	Configuration	V _{DS} max	V _{GS} max	Max R _{DS(on)} (mΩ) @5V _{GS}	Q _G typ (nC)	Q _{GS} typ (nC)	Q _{GD} typ (nC)	Q _{SS} typ (nC)	I _D (A)	Pulsed I _D (A)	Package (mm)	Demo Boards	Buy eGaN FETs
			185 60		3300 0	25 0	8.9 0	3.4 0	115 0	102 0	639 399.6			
EPC2031	Active	Single	60	6	2.6	16	5	3.2	48	48	450	BGA 4.6 x 2.6		Buy Now
EPC2020	NDO	Single	60	6	2.2	16	3.9	2.3	50	90	470	LGA 6.05 x 2.3		Buy Now
EPC2302	Preferred	Single	100	6	1.8	23	8.9	2.3	85	101	408	QFN 3 x 5		Buy Now

Figura 65: Scelta GaN FET con correnti pulsate maggiori di 400 A.

Uno di questi non è più in produzione, mentre l'EPC2302 viene fornito in package QFN. Rimane l'EPC2031. Considerando che il trasformatore è formato da diversi rami che andranno a formare il parallelo/serie del trasformatore, e che la loro dimensione sarà comunque molto maggiore rispetto ai FET, è più sensato installare diversi dispositivi in parallelo per i seguenti vantaggi:

- Connessioni tra il drain del dispositivo e gli avvolgimenti minori, questo significa minori induttanze parassite sul circuito;
- Capacità di condurre correnti maggiori;
- Minori dissipazioni dovute alla più bassa resistenza di conduzione;
- Induttanze parassite del singolo FET, in parallelo con gli altri;
- Maggiore costo della soluzione dovuta soprattutto ai molteplici gate driver necessari;
- Maggiore capacità di uscita del dispositivo.

Questo approccio è stato considerato vincente e, di conseguenza, è stato scelto il dispositivo EPC2218. Nella Figura 66 sono riportate le caratteristiche statiche e dinamiche del dispositivo. La figura di merito (rapporto tra capacità di ingresso e

resistenza di conduzione) rispetto agli altri FET compatibili risultava migliore.

Maximum Ratings						
PARAMETER		VALUE	UNIT			
V _{DS}	Drain-to-Source Voltage (Continuous)	100	V			
	Drain-to-Source Voltage (up to 10,000 5 ms pulses at 150 °C)	120				
I _D	Continuous (T _A = 25°C)	60	A			
	Pulsed (25°C, T _{PULSE} = 300 μs)	231				
V _{GS}	Gate-to-Source Voltage	6	V			
	Gate-to-Source Voltage	-4				
Dynamic Characteristics ⁸ (T _J = 25°C unless otherwise stated)						
PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
C _{ISS}	Input Capacitance	V _{DS} = 50 V, V _{GS} = 0 V		1189	1570	pF
C _{RSS}	Reverse Transfer Capacitance			4.3		
C _{OSS}	Output Capacitance			562	843	
C _{OSS(ER)}	Effective Output Capacitance, Energy Related (Note 2)	V _{DS} = 0 to 50 V, V _{GS} = 0 V		740		
C _{OSS(TR)}	Effective Output Capacitance, Time Related (Note 3)			925		
R _G	Gate Resistance			0.4		Ω
Q _G	Total Gate Charge	V _{DS} = 50 V, V _{GS} = 5 V, I _D = 25 A		10.5	13.6	nC
Q _{GS}	Gate-to-Source Charge	V _{DS} = 50 V, I _D = 25 A		3.2		
Q _{GD}	Gate-to-Drain Charge			1.5		
Q _{G(TH)}	Gate Charge at Threshold			1.9		
Q _{OSS}	Output Charge	V _{DS} = 50 V, V _{GS} = 0 V		46	69	
Q _{RR}	Source-Drain Recovery Charge			0		

Figura 66: Caratteristiche statiche e dinamiche EPC2218 utilizzato nel prototipo.

Per non avere problemi prestazionali durante i test, è stato scelto di sovradimensionare l'utilizzo di questi dispositivi, montandone 8 per ramo.

Per la configurazione del trasformatore invece, è stato necessario semplificare le connessioni per raggiungere un compromesso [56] [57] . Mantenendo un rapporto 1 a 2 tra il primario e il secondario.

Figura 67 mostra come sono state realizzate le connessioni degli avvolgimenti tra primario e secondario




Figura 67: Configurazione avvolgimenti primario/secondario.

Per evitare i problemi mostrati dal secondo prototipo, si è scelto di dividere gli avvolgimenti del precedente trafo in più PCB. Per questo prototipo sono state considerate 32 PCBs contro le 16 utilizzate precedentemente. Il numero degli strati scende da 14 a 6 layer. Come si evince dalla Figura 67, gli avvolgimenti di ogni ramo di primario vengono messi in serie quattro alla volta, e poi parallelizzati con altre otto serie. Al secondario succede l'opposto, ovvero si formano serie di otto avvolgimenti, posti in parallelo con quattro serie.

3.3.4. Layout

Come anticipato in precedenza il layout di questa soluzione è particolarmente critico per via dei parassiti introdotti dalle PCB, e non trascurabili.

Vediamo innanzitutto come è stato realizzato il layout circoscritto al singolo FET.

Un application design [58] di EPC consiglia di utilizzare un modo di operare ben preciso per ottenere le massime performance, soprattutto dal punto di vista delle prestazioni dinamiche, fortemente legate all'induttanza parassita introdotta dal circuito stampato.

Le indicazioni principali fornite riguardano la forma delle piste sul primo strato al quale è saldato il dispositivo. Il GaN è formato da diverse connessioni trasversali rispetto al package di drain e di source. Le tracce che portano la corrente a questi

terminali sono parallele, di conseguenza per eliminare il campo magnetico prodotto dalla corrente che entra ed esce dal dispositivo, è consigliato realizzare delle tracce dove la corrente possa scorrere di pari intensità ma di verso contrario. La corrente poi può essere condivisa con i layer inferiori per diminuire la resistenza ommica offerte dalle traccie. Purtroppo, considerando le dimensioni del package e delle piste, è necessario utilizzare le microvias per connettere i vari layer. Questo processo alza di molto i costi del circuito stampato, e il tempo di produzione.




Figura 68: Layout consigliato per il collegamento dei GaN FET di EPC.

Un'altra indicazione molto importante riguarda la posizione delle capacità di risonanza che portano corrente al dispositivo. Per minimizzare il loop tra le connessioni dell'alimentazione e di ground tra questi due dispositivi, la scelta migliore è posizzionarle sul primo layer, nei pressi del GaN FET. In Figura 67 è mostrato come la connessione tra il primo e il secondo layer sia preferibile in quanto il percorso risulta più breve rispetto a posizionare le capacità sul lato bottom della scheda, perché viene considerato lo spessore della scheda.




Figura 69: Connessione tra i GaN FET, e le capacità presenti nel loop di alimentazione.

Altro tema importante dal punto di vista del layout è la costruzione degli

avvolgimenti. Come nel caso precedente saranno formati da diverse PCB disposte radialmente, a formare un toroide. Nella Figura 70 è rappresentato lo *stack-up* dei *layer* presenti all'interno della singola PCB utile ad accoppiare avvolgimenti di primario e di secondario. In particolare, abbiamo:

1. *Top layer* dove è presente un giro del ramo sinistro del primario;
2. Primo *layer* interno dove è presente un giro del ramo di secondario;
3. Secondo *layer* interno dove è presente un giro del ramo destro del primario;
4. Terzo *layer* dove è presente un giro del ramo sinistro del primario;
5. Quarto *layer* interno dove è presente un giro del ramo di secondario;
6. Bottom *layer* interno dove è presente un giro del ramo destro del primario.




Figura 70: Stack-Up della singola PCB che racchiude 4 layer di primario e 2 di secondario.

Inoltre, nella Figura 70 sono visualizzate le dimensioni e la separazione dei vari *layer*. È stato scelto di realizzare un circuito stampato con 6 *layer* perché non è possibile realizzarli con un numero dispari di strati. Quindi 3 *layer* sono poi connessi in parallelo agli altri tre che portano lo stesso tipo di forma d'onda.

La scelta delle dimensioni è stata fatta tenendo in considerazione lo studio fatto per il prototipo precedente, al fine di ottenere le performance migliori dal punto di vista della resistenza R_{AC} .

A differenza del caso precedente, per interconnettere gli avvolgimenti al circuito di primario, sono stati usati dei connettori per applicazioni ad alta frequenza. Gli ME10000401P0011 rappresentano un ottimo compromesso tra *current handling* e induttanza introdotta dal contatto.




Figura 71: Vista dall'alto del circuito di primario.

In Figura 71 viene mostrata la vista dall'alto del circuito di primario. Si nota la disposizione dei GaN FET con i relativi driver ed i condensatori di risonanza, disposti radialmente rispetto ai connettori evidenziati con un'ellisse azzurra, anch'essi disposti radialmente rispetto al centro della scheda. Al centro si trova la circuiteria di alimentazione ausiliaria che stabilizza l'alimentazione di gate driver ai 5 V richiesti e i due BNC ai quali saranno collegati i segnali PWM generati da un generatore di funzioni Tektronix AFG31052, e mandati ai gate driver sul circuito. Sui quattro angoli esterni abbiamo le connessioni al bus di alimentazione, al quale collegheremo un alimentatore DC durante la fase di test. Le connessioni sono 4, in modo da diminuire il percorso che la corrente dovrebbe fare sul circuito prima di

raggiungere le capacità di accumulo. Queste capacità sono diversificate. Sono elettrolitiche e *multilayer ceramic capacitor*, di tre diversi tipi:

- 1) A768MS567M1ELAE017 con capacità di 560 uF per un totale di 4 condensatori
- 2) CGA4J1X7R1V475K125AC con capacità da 4.7uF e *package* 0805.
- 3) C1608X7R1H334K080AC con capacità da 330nF e *package* 0603

La differenziazione è importante dal punto di vista dell'induttanza del singolo componente. Tra il *power supply* e i transistori c'è un'induttanza del circuito elevata. Per diminuire il percorso della corrente reattiva sul circuito, è importante inserire questo banco di capacità, che evita appunto che la potenza reattiva ritorni fino all'alimentazione.

Questo è vero fino a quando l'induttanza introdotta dai condensatori e dal circuito rimane bassa. Per ottenere le migliori condizioni abbiamo inserito molteplici capacità distribuite su ogni avvolgimento, ed inoltre sono state scelte per parallelizzare l'induttanza più bassa possibile. Nella Figura 72 è riportata la caratteristica impedenza del terzo tipo di capacità indicato, dalle migliore performance in frequenza. Come si evince dalla curva, l'autorisonanza del componente si trova a 10 MHz, superiori alla frequenza di lavoro attesa per il convertitore, ed anche la resistenza serie è minima e di valore assoluto molto bassa per questo dispositivo. Mentre il condensatore del secondo (Figura 73) tipo ha prestazioni in frequenza più bassa, ma una capacità molto maggiore. Insieme nel circuito massimizzano capacità e prestazioni in frequenza.




Figura 72: Impedenza ed ESR caratteristica della capacità C1608X7R1H334K080AC.




Figura 73: Impedenza ed ESR caratteristica della capacità CGA4J1X7R1V475K125AC.

Mentre la Figura 74 rappresenta l'assieme 3D del circuito composto. I dispositivi

neri in package TO-247, sono resistenze utilizzate come carico, e sono state scelte per l'ottimo comportamento in frequenza, e per l'ottima dissipazione di potenza.



Figura 74: Vista 3D dell'assieme del terzo prototipo completo.

Nel grafico di Figura 75 si apprezza il comportamento resistivo fino a 20MHz.

IMPEDANCE CURVE 10 Ω to 1 k Ω from 100 kHz to 300 MHz




Figura 75: Caratteristica di impedenza del resistore LTO150FR1000JTE3.

3.3.5. Risultati sperimentali

3.3.5.1. *Il banco prova*

Il primo test è stato fatto sulle singole PCB per ottenere i valori raggiunti di induttanza, capacità e resistenza delle singole PCB utilizzate per comporre il trasformatore. Lo strumento utilizzato per le misure è il Keysight E4990A, con la capacità di misurare i parametri elettrici fino a 20MHz, ed una tensione massima di uscita di 48V.

Per i test funzionali, l'insieme circuitale è stato disposto al centro del banco prova, com'è visibile in Figura 76. L'alimentatore non è visibile in figura, ma è stato posizionato al di sotto del banco e collegato ad un banco di condensatori elettrolitici ad alta capacità posti a venti centimetri dal circuito, all'interno del case bianco che si intravede sotto la scritta power supply. Per il test è stato utilizzato un oscilloscopio di ultima generazione MSO5 a sei canali di tektronix, con una capacità di acquisizione di 6.25 GS/s ed una larghezza di banda di 350MHz. Quattro sonde passive di tensione sono state utilizzate per misurare:

1. l'andamento nel tempo della tensione di gate su uno dei FET collegato al ramo sinistro
2. l'andamento nel tempo della tensione di drain su uno dei FET collegato al ramo sinistro
3. l'andamento nel tempo della tensione di gate su uno dei FET collegato al ramo destro
4. l'andamento nel tempo della tensione di drain su uno dei FET collegato al ramo destro
5. la tensione differenziale misurata sui resistori del carico (THDP0200)
6. una sonda di corrente per misurare la corrente circolante sui resistori del carico (TCP0030A)

Come generatore di forme d'onda è stato impiegato Tektronix AFG31052 con 50MHz di banda e due canali ai quali sono stati collegati direttamente tramite cavo BNC i segnali PWM per i gate driver.




Figura 76: Banco prova utilizzato per valutare le performance del terzo circuito.

3.3.5.2. Risultati del test

Il primo test è stato effettuato sulla singola PCB che compone il trasformatore. Nella Figura 77 si vede ottimo valore assoluto, inferiore ai dieci milliohm, senza considerare che la configurazione di primario parallelo/serie dimezzerebbe questo valore resistivo. Di seguito un rapido calcolo per stimare le perdite al passaggio di una corrente istantanea di cento ampere e con una resistenza equivalente di 4.005 mΩ. Così, si può calcolare che

$$P_D = R_{ac} \cdot I^2 = 40.05 \text{ W}$$

Può sembrare un valore elevato, ma vogliamo ricordare la natura impulsiva del carico e il *duty cycle* per il quale il circuito è stato progettato.

Anche la risposta in frequenza dell'induttanza è abbastanza costante, il che è utile per prevedere la risposta del sistema e per la stabilità della risposta in frequenza del circuito.




Figura 77: Risposta in frequenza per la resistenza e l'induttanza della singola PCB.

Vediamo ora il risultato delle prove funzionali ottenute sul circuito. Per ottenere i risultati sperati è necessario trovare il set-up corretto, che dipende dalla combinazione di diversi fattori come:

1. Resistenza del carico
2. Capacità risonante
3. Frequenza di lavoro
4. Duty cycle
5. Tensione di alimentazione

Questi parametri sono tutti correlati tra loro, quindi la variazione di uno, determina un cambiamento necessario degli altri al fine di trasferire la massima potenza al carico. Nella Figura 78 sono rappresentati i segnali descritti nel paragrafo precedente. La cattura dello schermo dell'oscilloscopio è stata effettuata in un punto di lavoro ottimale, dove si è raggiunta la potenza attiva sul carico di 1 kW. La frequenza di lavoro è di 1.81 MHz, a differenza della frequenza attesa di 6.78 MHz. Questo è dovuto al fatto che l'induttanza parassita introdotta dal circuito di primario e da quello di secondario è molto più elevata rispetto alle aspettative. Il circuito si comporta comunque bene in alta frequenza. La qualità delle forme d'onda di tensione sui drain dei FET è discreta. Le sinusoidi nel semiperiodo

mostrano un discreto livello di distorsione, dovuto principalmente a due aspetti. Il primo riguarda, il circuito di *gate driving* che non ha un'induttanza sufficientemente bassa per evitare il *ringing* durante la fase di spegnimento del FET. Questo *ringing* genera una leggera riaccensione del dispositivo, che si riflette sulla tensione al drain, generando quello spike di tensione all'inizio della sinusoide. Il fenomeno è più visibile sul segnale di colore grigio, dato che il ritorno di massa per questi FET, passa dal primo al terzo layer, e non dal primo al secondo come nel caso della sinusoide blu. Questo mismatch induttivo è evidenziato anche dalla diversa forma d'onda relativa al ramo destro e sinistro. In generale la buona risposta del circuito è evidenziata anche dal rapporto tra picco massimo di tensione raggiunto, rispetto alla tensione di ingresso di circa 3.4 volte. Valore tipico per questa topologia circuitale. Il risultato più importante raggiunto però è di uno slew-rate pari a 307 A/μs.




Figura 78: Cattura dello schermo dell'oscilloscopio. La potenza registrata sul carico di 1 kW.

Test successivi alla pubblicazione, realizzati con set-up differenti hanno registrato un'ottima risposta termica del circuito e una potenza di uscita fino a 3 kW.

4. Il controllo

Il convertitore per il terzo prototipo è stato progettato per lavorare in modalità ZVS, in condizioni di risonanza naturale, imposta tramite un opportuno dimensionamento dei suoi componenti induttivi e capacitivi, all'interno di una banda ISM (Industrial, Scientific and Medical equipment). Nello specifico, la frequenza scelta è in un intorno di 6.78 MHz. A monte del primario del trasformatore, il convertitore è composto da 16 transistori al Nitruro di Gallio che devono operare in modalità switching ad altissima velocità, seguendo la frequenza di risonanza del dispositivo, al fine di operare la prima fase di conversione DC-AC [59], [60].

Per rispettare queste condizioni di funzionamento, il dispositivo così introdotto necessita di un sistema di elaborazione dei segnali al fine di controllare i transistori. Per questo motivo devono essere esclusi i sistemi di controllo che prevedono l'utilizzo di microcontrollori, in quanto non sono sufficientemente veloci nella gestione del loop di controllo. Considerando una portante per i segnali PWM, caratterizzata da un periodo che si aggira nell'intorno dei 147 nanosecondi, considerando la commutazione dei segnali PWM, necessaria quando la tensione ai capi dei transistor si avvicina allo zero, in un tempo di qualche nanosecondo, occorre utilizzare una soluzione che rispetti questi tempi di propagazione. Un microcontrollore sarebbe sicuramente troppo lento

Il convertitore è stato pensato inizialmente utilizzando porte logiche. Se da un lato il controllo deve essere molto veloce, dall'altro è composto da un algoritmo semplice, in una configurazione analogica e priva di controlli digitali.

Successivamente è stata seguita una strada diversa, con l'utilizzo di un FPGA ad elevate prestazioni, ma a basso costo.

4.1. Principio di Funzionamento del Controllo di primario

In questo paragrafo si vuole introdurre il principio di funzionamento del controllo di primario che è stato studiato in origine, facendo riferimento al modello equivalente a due rami del convertitore di potenza rappresentato in Figura 79.




Figura 79: Circuito equivalente a due rami del lato primario del convertitore DC-DC.

Lo stadio di conversione DC-AC del convertitore, ovvero il lato di primario del trasformatore toroidale, può esser rappresentato in maniera semplificativa come il parallelo di due rami, visualizzati con il simbolo di un induttore. L'induttore di ciascun ramo rappresenta uno degli avvolgimenti di primario, che si accoppia magneticamente con l'avvolgimento di secondario e anche con l'avvolgimento di primario adiacente. In parallelo al *drain* di ciascun transistor è connessa una capacità che risuona insieme all'induttanza posta sullo stesso ramo e con quella del ramo posto in parallelo, consentendo così un funzionamento alternato dei due rami in modalità ZVS.

Il controllo di primario deve dunque garantire il funzionamento risonante dello stadio di conversione, in modo che questo lavori in una condizione di commutazione a tensione zero. I transistor vengono accesi per caricare l'induttore di un ramo, mentre l'induttore sul primario del ramo opposto oscilla insieme alla capacità, per un semiperiodo relativo alla frequenza naturale di oscillazione del circuito, idealmente fissata a 6.78 MHz.

La fase di spegnimento del transistor, in maniera duale, è dettata dal raggiungimento di una tensione di *drain* nulla ai capi della capacità situata nel ramo opposto. Si è dovuto quindi ideare un sistema di controllo che fosse in grado di

elaborare e gestire simultaneamente entrambe le condizioni di lavoro dei due rami di primario.

In Figura 80 è rappresentato uno schema a blocchi del principio di funzionamento ideato in una prima fase di progetto. In questa immagine, V_{C1} e V_{C2} sono le tensioni di *drain* che si misurano ai morsetti delle capacità dei due rami di primario, indicati in questo caso con i nomi *RAMO 1* e *RAMO 2*. Queste tensioni vengono confrontate con una tensione di riferimento V_{REF} che idealmente è pari a zero, per la verifica della condizione *zero voltage*. Una volta verificatasi, il controllo deve generare un segnale di *SET* per accendere il transistor su tale ramo e al contempo si deve spegnere il transistor sul *RAMO 2* tramite un segnale di *RESET*, in modo da mandare questo ramo in risonanza e generare una tensione maggiore di zero al *drain* del transistor. Il funzionamento è duale per il secondo ramo ed avviene in maniera sequenziale, per garantire un funzionamento alternato dei due rami. Si noti che il funzionamento appena descritto è analogo a quello di un *Latch* di tipo *Set-Reset*. In Figura 80 è stata evidenziata con un contorno giallo la sezione il cui funzionamento richiama proprio questo dispositivo.

La tensione V_{REF} deve tenere conto del ritardo di commutazione del circuito. Se diversa da zero, infatti, viene utilizzata come anticipo, ovvero il controllo cattura l'input prima che la tensione arrivi a zero, in modo da avere il tempo per elaborare i segnali, e commutare i transistor una volta che la tensione è prossima allo zero.




Figura 80: Schema a blocchi del principio di funzionamento del controllo di primario.

4.1.1. Modello *PLECS* del Convertitore

Al fine di poter fare le simulazioni comportamentali del controllo su MATLAB/*Simulink*, si è realizzato un modello equivalente del circuito di primario tramite il *software PLECS*, in modo che tale circuito potesse essere simulato assieme al controllo su *Matlab*.

Il circuito simulato su *PLECS* è rappresentato in Figura 81 ed è stato realizzato a partire dal modello equivalente a due rami del convertitore introdotto nel capitolo precedente. In questo modello sono stati riportati sia i due rami di primario del convertitore, delineati dai riquadri in verde, sia il lato di secondario, racchiuso nel riquadro viola, al fine di rappresentare un semplice ramo di carico per il blocco trasformatore. Il trasformatore in sé è stato modellato tramite tre induttanze mutualmente accoppiate e connesse opportunamente in modo che i due avvolgimenti del lato primario avessero polarità tra di loro opposta. Si noti però che questo modello non è un effettivo trasformatore, ma l'unione di tre induttori in cui sono stati specificati i valori di mutua induttanza tra i due primari e tra ciascun primario ed il secondario. Per quanto detto, nel modello così realizzato non è stato specificato alcun rapporto spire tra primario e secondario, ma si è semplicemente considerato un avvolgimento di secondario con valore d'induttanza doppio rispetto a quello di ciascun primario. I primari sono stati ipotizzati con valori induttivi uguali.

I rami di primario sono connessi ad un generatore di costante di tensione a 14 V che rappresenta l'alimentazione esterna, tramite la serie di un'induttanza e di una resistenza, inserite per modellare gli effetti induttivi e resistivi dei collegamenti con l'alimentazione. I singoli rami di primario sono composti, oltre che dall'avvolgimento del trasformatore, da una resistenza serie e da un transistor MOS, cerchiato in rosso, che rappresenta il GaN-FET. In parallelo ai transistori, sono infine state inserite le capacità di drain C_1 e C_2 (cerchiate in azzurro) con la relativa resistenza parallelo.

Il secondario è invece composto da una resistenza di carico di $1\ \Omega$ con in serie un'induttanza ed un'altra resistenza, sempre inserite per modellizzare gli effetti parassiti dei collegamenti.




Figura 81: Circuito equivalente del convertitore DC-DC realizzato su PLECS.

In Tabella 1 sono riportati i valori delle induttanze L e delle capacità C che nel precedente modello sono solo state parametrizzate. Sono riportati anche i valori delle induttanze dei tre avvolgimenti del trasformatore, nonché delle relative mutue induttanze M .

Tabella 3: Valori di capacità, induttanza e mutua induttanza dei componenti parametrizzati nel

PARAMETRO	VALORE	PARAMETRO	VALORE
C_1	480 nF	M_{12}	15.8 nH
C_2	480 nF	M_{13}	22.3 nH
		M_{21}	15.8 nH
L_1	16.1 nH	M_{23}	22.3 nH
L_2	16.1 nH	M_{31}	22.3 nH
L_3	32.2 nH	M_{32}	22.3 nH

modello equivalente PLECS.

I valori riportati in Tabella 3 non corrispondono agli effettivi valori dei componenti del convertitore introdotti nel paragrafo 3.3, a meno delle capacità che modellano

effettivamente le capacità equivalenti presenti sui due rami di primario. Il motivo per cui sono stati inseriti valori diversi di induttanze, è che con questo tipo di simulazione si è voluto solo riprodurre il corretto funzionamento ZVS in condizioni di risonanza del sistema, andando a lavorare ad una frequenza di risonanza f_s di 1.81 MHz, che, come detto in precedenza, è la frequenza a cui si è ottenuto un'opportuna condizione di risonanza durante le prime fasi di test fatte sul convertitore *Push-Pull*. A partire dunque dal valore delle capacità C_1 e C_2 , dal valore della frequenza di risonanza f_s si è quindi determinato il corretto valore delle induttanze, ricordando che l'induttanza L_3 di secondario è il doppio di ciascuna induttanza di primario, tramite la seguente formula:

$$f_s = \frac{1}{2\pi\sqrt{2LC}} \quad (65)$$

Ipotizzando inoltre un accoppiamento pari a $k = 0.98$, così elevato per le conclusioni tratte nel capitolo 3.1, sono stati valutati i vari valori di mutua induttanza riportati in Tabella 3 a partire dalla seguente equazione:

$$k = \frac{M_{ab}}{\sqrt{\frac{L_a L_b}{n}}} \quad (66)$$

dove n è il rapporto spire fra il generico avvolgimento a e l'avvolgimento b . Per quanto detto all'inizio del paragrafo, avendo usato un modello di trasformatore ad induttanze mutualmente accoppiate, si è considerato il rapporto spire sempre uguale ad uno.

4.1.2. Modello MATLAB/Simulink del Sistema di Controllo

In Figura 82 si riporta il modello equivalente del sistema di controllo realizzato su *Simulink*. Si tratta di un modello semplificato del controllo che riprende lo schema a blocchi messo in evidenza in Figura 81.

In questa prima fase di studio il controllo è stato pensato per avere due input principali, i due segnali PWM complementari che possono determinare l'accensione dei transistor delle due diverse gambe di primario. All'interno del modello MATLAB/*Simulink* sono quindi stati inseriti due sorgenti PWM, per generare due

onde quadre a 1.81 MHz e con duty cycle $p = 50\%$.

I segnali PWM, dopo essere passati per un rilevatore di fronte di discesa, vengono usati come segnale di *RESET* per i moduli *Latch SR*, i quali vengono usati per generare i segnali Q_1 e Q_2 che si manderanno ai gate dei transistori, all'interno del circuito *Plecs* descritto in precedenza e rappresentato nel blocco giallo in Figura 81.

Il segnale di *SET* dei blocchi *latch* usato per la fase di accensione dei trasformatori è invece ottenuto a partire dai blocchi comparatore che si occupano del rilevamento della condizione *zero-crossing condition*. In questi blocchi si effettua un confronto tra le tensioni V_{C1} e V_{C2} misurate ai capi delle capacità C_1 e C_2 del circuito PLECS con una tensione di riferimento $V_{REF} = 7$ V. Nel momento in cui le tensioni delle capacità scendono sotto questa soglia, i segnali di *SET* vanno alti, mandando di conseguenza alti i segnali Q_1 e Q_2 e accendendo così i transistori. Come detto in precedenza, la tensione di riferimento V_{REF} non è idealmente nulla in quanto se così fosse, la commutazione dei MOSFET sarebbe avvenuta in ritardo.




Figura 82: Modello MATLAB/Simulink del controllo di primario.

4.1.3. Simulazioni Comportamentali

I segnali precedentemente definiti sono stati misurati tramite degli *scope* introdotti nella simulazione *Matlab* e non rappresentati nella Figura 82. Nello specifico, sono stati usati due *scope*: nel primo sono stati plottati i segnali riquadrati in verde ed in arancio nella precedente figura, mentre nel secondo sono stati plottati i segnali

riquadri in blu.

Nelle Figura 83 e Figura 84 sono riportati i segnali plottati nello *scope 1*. Qui si può vedere con facilità il funzionamento del sistema di controllo implementato su *Simulink* e descritto in precedenza. È stato infatti messo in evidenza, tramite il *marker 1*, l'istante in cui la tensione V_{C1} raggiunge la condizione *zero voltage crossing* ($V_{C1} < V_{REF}$), istante in cui il segnale *SET 1* va alto e in cui si accende quindi il transistor controllato dal segnale Q_1 . Tramite il *marker 2*, invece, si è evidenziato l'istante in cui la *PWM 2* va bassa, causando lo spegnimento del transistor controllato dal segnale Q_2 (che va basso) ed innescando la fase di risonanza sul *RAMO 2* e sulla tensione V_{C2} . Nella Figura 85, invece, è stato riportato quanto misurato dallo *scope 2*, in cui sono state messe in evidenza l'andamento della corrente complessiva di primario e di secondario, della corrente di un solo ramo di primario e della tensione misurata ai capi della resistenza di carico sul secondario.

Si noti che i segnali di PWM e i segnali di *SET* hanno un significato logico, così come i segnali Q_1 e Q_2 . Gli altri segnali invece rappresentano possibili valori di tensione o corrente, a seconda dei casi, che si possono misurare sul convertitore reale.




Figura 83: Andamento dei segnali di PWM 1 e 2 e dei segnali di SET 1 e SET 2 misurati tramite lo *scope 1*.




Figura 84: Andamento dei segnali Q_1 e Q_2 e delle tensioni V_{C1} e V_{C2} misurate con lo scope 1.




Figura 85: Andamento delle correnti del convertitore e della tensione sul carico del secondario, misurate con lo scope 2.

4.1.4. Architettura del Sistema di Controllo

In seguito a questa prima fase di valutazione del funzionamento di massima, si è studiata una possibile architettura del sistema di controllo. Come più volte ripetuto, l'obiettivo principale del sistema di controllo è quello di garantire la corretta accensione e spegnimento dei GaN-FET in modo che il convertitore possa lavorare in modalità *switching*, commutando in funzione della propria frequenza di risonanza e in condizione ZVS. Durante la fase di progetto del sistema sono state implementate altre funzionalità del controllo altrettanto importanti. Il sistema, infatti, oltre che garantire il funzionamento nominale del convertitore, deve provvedere ad una corretta accensione di quest'ultimo, deve verificare che la frequenza di lavoro rimanga in un intorno della frequenza di risonanza prevista e deve inoltre gestire possibili sovratensioni in uscita al secondario che potrebbero danneggiare il carico a valle.

Tutti questi controlli sono stati implementati tramite i seguenti blocchi funzionali:

Un sistema di *One Shot*, necessario per la gestione della fase di accensione del convertitore.

Un sistema di *Control Fault*, utilizzato per la gestione di *failures* del sistema, che si verificano quando si ha uno scostamento elevato della frequenza di lavoro rispetto alla frequenza di risonanza naturale attesa. Una condizione critica potrebbe essere quella in cui uno dei due rami di primario rimane in conduzione per troppo tempo. La corrente su quel ramo continuerebbe ad aumentare fino a distruggere il convertitore.

Un sistema di *Salta Ciclo*, implementato per regolare la tensione sul carico. Ipotizziamo di volere una tensione pari alla metà rispetto alla massima erogabile dal convertitore con quel carico, accendendo il convertitore per la metà dei cicli, si abbasserà la potenza erogata al carico. Questo è reso possibile da un trigger di Schmitt, che misura la tensione sul carico. Quando la tensione supera la soglia massima, il convertitore si spegne, e si riaccenderà una volta che la tensione scenderà sotto la soglia minima.

Un blocco principale, che si deve occupare del rilevamento della condizione *zero*

crossing, della generazione dei segnali di *SET* e *RESET* per l'accensione e lo spegnimento dei transistori e della gestione dei segnali proveniente da tutti gli altri blocchi. Questo blocco verrà successivamente scomposto in più sotto-moduli, per semplificare la trattazione del loro funzionamento.

In Figura 86 è stato rappresentato uno schema di massima del sistema appena descritto, comprendente tutti i vari blocchi di funzionamento.




Figura 86: Schema a blocchi del principio di funzionamento del sistema di controllo progettato.

All'interno del riquadro grigio sono rappresentati i due rami di primario che modellizzano il convertitore, con i relativi transistori *M1* ed *M2*. Da questi rami si prelevano le tensioni di *drain* V_{PRIM_1} e V_{PRIM_2} ai capi delle capacità. Questi segnali vengono comparati con una tensione di riferimento V_{REF} tramite degli stadi comparatore, rappresentati nel riquadro azzurro, che danno in uscita dei segnali chiamati *Comp. M1* e *Comp. M2*. È proprio in questa fase che si ha la valutazione della condizione *zero crossing*.

All'interno dei riquadri in arancio è invece rappresentato quello che può essere denominato come *Main Block*. Questi moduli si occupano della gestione dei segnali provenienti dagli altri blocchi e della effettiva generazione dei segnali per i *gate drivers* dei transistori e quindi per il controllo di questi ultimi. In una prima fase, i segnali *Comp. M1* e *Comp. M2* vengono condizionati dai segnali di *Control Fault* e *Salta Ciclo* provenienti dagli omonimi blocchi (rispettivamente il blocco verde ed il blocco viola): il segnale di *Control Fault*, o di *failure*, causa di fatto il bloccaggio dell'intero sistema, spegnendo quindi i transistori di entrambi i rami di primario,

mentre il segnale *Salta Ciclo* causa un temporaneo spegnimento dei transistori, fintanto che la tensione sul secondario del trasformatore non torna sotto ad una ipotetica tensione di riferimento.

Successivamente al condizionamento dei segnali appena descritto, si generano due segnali *S1* ed *S2* che vengono elaborati dallo stadio *Latch SR*, rappresentato nel blocco rosa, al fine di ottenere gli effettivi segnali di *SET* per i *gate drivers*. Come si può dedurre dalle interconnessioni messe in evidenza in Figura 86, i due blocchi *latch* non sono indipendenti fra loro ma hanno gli ingressi condivisi in maniera alternata (*S1* è un ingresso di *set* per un *latch* e di *reset* per l'altro, viceversa *S2*). Questo è stato fatto al fine di garantire il corretto funzionamento alternato e complementare dei due rami di primario, in modo che l'accensione di uno di essi implicasse lo spegnimento dell'altro. Si vedrà in seguito come è stato implementato questo funzionamento a livello pratico.

In uscita dai blocchi *Latch* si ottengono dunque i segnali *SET M1* e *SET M2*, dai quali poi si ottengono i segnali *Gate M1* e *Gate M2* da mandare ai *gate drivers*. In realtà i segnali di *SET* passano prima per un altro blocco, denominato in figura come *Gate Signal Generator*. Tramite questi moduli si gestisce la fase di accensione del sistema, oltre che lo stato acceso/spento di quest'ultimo. Come detto, la fase di accensione viene controllata dal modulo di *One Shot*, rappresentato in giallo nella figura precedente, che, a seguito della ricezione di un segnale di avvio esterno, genera un segnale che consente di mantenere acceso per un breve intervallo di tempo uno dei due transistori (in questo caso, il transistor *M2*), in modo che sull'altro ramo la capacità di *drain* si carichi. Una volta che l'impulso di *One Shot* torna a zero, il transistor *M2* si spegne e si innesca così il primo ciclo di risonanza del sistema.

Il blocco di *One Shot* si occupa anche di generare un segnale *ON/OFF* che descrive la condizione di lavoro dell'intero sistema e che serve a condizionare i segnali di *SET* sempre tramite i *Gate Signal Generator*.

Nella Figura 86, come detto, sono inoltre stati rappresentati il modulo *Salta Ciclo*, in verde e il modulo di *Control Fault*, in viola. Il primo ha come ingressi la tensione rilevata sul ramo di secondario del trasformatore e una tensione di riferimento: nel momento in cui la tensione sul secondario supera quella di riferimento, il modulo

abilita il segnale *Salta Ciclo* da mandare al *Main Block*. Il modulo per il rilevamento dei *failures* invece, ha come ingressi i due segnali *Comp. M1* e *Comp. M2* provenienti dallo stadio comparatore: il compito di questo blocco è quello di valutare quando questi due segnali hanno una durata troppo lunga nel dominio dei tempi, cioè quando hanno frequenze troppo basse che si discostano dalla frequenza naturale di risonanza del sistema. Qualora si verificasse questa condizione su uno dei due segnali, i moduli generano un segnale di errore che blocca l'intero sistema.

Nei paragrafi successivi si approfondirà il funzionamento di tutti i moduli finora descritti, a partire da una possibile implementazione di questi da un punto di vista circuitale. Verranno inoltre riportate le simulazioni *spice* di alcuni moduli, in particolare del blocco di *One Shot* e del modulo *latch* per la generazione dei segnali di *SET*.

4.1.5. Blocco 1: Comparatori ad Alta Velocità e Main Block




Figura 87: Circuito Logico del Main Block del sistema di controllo.

Nella Figura 87 è stato riportato il circuito logico ideato per realizzare il *Blocco Comparatori* ed il *Main Block* del sistema di controllo.

Come già detto, i comparatori hanno il compito di rilevare la condizione di *zero crossing*, confrontando la tensione misurata ai capi delle capacità di *drain* (e opportunamente ridotta tramite un partitore di tensione) con una tensione di riferimento, dando in uscita un segnale che va alto quando la tensione misurata al

primario supera la tensione di riferimento. Dovendo lavorare idealmente alla frequenza di risonanza di 6.78 MHz, è stato necessario individuare dei comparatori capaci di lavorare ad elevata velocità e che fossero caratterizzati da un tempo di propagazione del ritardo dell'ordine di qualche nanosecondo. In fase di valutazione dei componenti sono stati individuati due possibili comparatori: l'ADCMP600 e l'ADCMP572, entrambe famiglie dell'*Analog Devices*. Il primo è un comparatore *single supply* in tecnologia TTL/CMOS con un tempo di propagazione del ritardo di 3.5 ns [61], mentre il secondo è un comparatore anch'esso *single supply*, realizzato in Silicio-Germanio e caratterizzato da un tempo di propagazione di 150 ps [62]. Nonostante le prestazioni nettamente superiori dell'ADCMP572, in una prima fase di progetto si è ricaduti sul comparatore ADCMP600, in previsione di un acquisto dei componenti ed essendo questo meno costoso del secondo.

Le varie funzionalità del *Main Block* sono invece state implementate tramite porte logiche AND, OR e NOT. I segnali provenienti dai comparatori, come detto in precedenza, devono essere condizionati dai segnali *Salta Ciclo* e *Control Fault*, i quali devono entrambi spegnere il sistema quando assumono un valore alto. Per far ciò, questi due segnali vengono negati e dati in ingresso ad una porta AND insieme ai segnali *Comp. M1* o *Comp. M2*, in modo che la logica abiliti l'uscita quando i segnali bloccanti sono nulli e viceversa la mandi a zero quando *Salta Ciclo* o *Control Fault* vanno alti. Da questi primi stadi AND vengono generati i segnali *S1* ed *S2*, ingressi del blocco *latch*. Se ci si sofferma sul *Main Block lato gate drivers*, invece, i segnali di *SET* provenienti dal blocco *latch* sono condizionati dai segnali *ON/OFF* che specificano lo stato di funzionamento del sistema, abilitandolo o spegnendolo a seconda dei casi. Per realizzare questa operazione sono sempre state usate delle porte AND come in Figura 87. Da notare che il segnale di *One Shot* è stato gestito tramite logica OR in quanto questo è un segnale che va alto solo nelle fasi di avvio del sistema e non è di tipo bloccante.

4.1.6. Blocco 2: Generazione dei Segnali di SET

I segnali di *SET* da mandare ai gate drivers sono generati, a partire dai segnali *S1* e *S2*, tramite il modulo *Latch SR*, rappresentati in Figura 87 all'interno del riquadro rosa. In fase di progetto sono state ideate due alternative per realizzare questi moduli, di seguito descritte.

4.1.6.1. Modulo Latch SR a comparatori

In una prima fase di progetto si è ideato un circuito realizzato tramite i comparatori veloci introdotti in precedenza che avesse un funzionamento un *Latch SET-RESET*. In Figura 88 è stato riportato il circuito simulato su *LTspice* e realizzato tramite il comparatore ADCMP572: il blocco delineato dal riquadro tratteggiato è l'equivalente di un *latch*.




Figura 88: Circuito equivalente di un Latch SR realizzato a comparatori.

In Figura 89 sono state riportate le forme d'onda degli ingressi e delle uscite di questo blocco ottenute a seguito di una simulazione in transitorio su *LTspice*, della durata di 5 μ s. Si può notare come le uscite del blocco *Q* e *Q_NEG*, rappresentate di segnali rosa e blu rispettivamente, seguano perfettamente il funzionamento atteso, a fronte delle variazioni dei segnali di *SET* (in rosso) e di *RESET* (in verde acqua) come in figura.




Figura 89: Andamento del segnale di SET (in rosso), di RESET (in verde acqua) e delle uscite Q e Q_NEG (in rosa e blu) del blocco Latch a comparatori.

4.1.6.2. Modulo Latch SR tramite porte logiche AND

Per quanto fosse prestante in termini di ritardo di propagazione e ben funzionante, l'alternativa di realizzare un blocco *latch* a comparatori è stata scartata in favore di una soluzione più economica ed altrettanto funzionante che prevede l'utilizzo di porte logiche di tipo AND per la realizzazione del blocco *Latch SR*. La configurazione così ottenuta è quella rappresentata all'interno del riquadro rosa nella Figura 87 e riproposta in Figura 90.




Figura 90: Latch SR realizzato tramite porte logiche AND.

In questa figura è stato messo in evidenza un possibile andamento dei segnali

d'ingresso e delle uscite. I segnali d'ingresso *S1* e *S2*, nel caso di utilizzo di questa logica, hanno teoricamente un andamento alternato. Se si ipotizza quindi che *S1* sia ad un valore alto e che *S2* sia ad un valore basso, tramite la configurazione proposta in figura si ottengono dei segnali di *SET* che vanno alti in maniera esclusivamente complementare e solo quando si verifica la condizione di segnali d'ingresso alternati come in figura. Se entrambi gli ingressi sono a valore alto (possibile condizione che porterebbe a criticità nel funzionamento del convertitore studiato) le uscite rimarranno basse e, nel caso di questa applicazione, i rami di primario rimarranno entrambi spenti.

4.1.7. Blocco 3: Circuito di One Shot

In una prima fase di studio si è ipotizzato di realizzare il sistema di *One Shot* per l'accensione del dispositivo tramite un multivibratore monostabile, realizzabile a partire da un circuito di *trigger*, al fine di rilevare un segnale analogico di accensione, proveniente per esempio da un bottone esterno, e di convertirlo in un segnale impulsato di *One Shot*.

Si è successivamente ideato un circuito alternativo al monostabile, anche in questo caso al fine di semplificare l'architettura e per renderla realizzabile tramite il solo utilizzo di porte logiche. Il circuito di *One Shot* ideato è rappresentato in Figura 91. Il sistema è composto da due rilevatori di fronte, rappresentati all'interno dei riquadri arancioni, oltre che da un *Latch SR*, rappresentato all'interno del riquadro rosa.

Il circuito così realizzato si occupa, oltre che di generare un segnale di *One Shot*, di generare il segnale *ON/OFF*, che si deve mantenere alto durante tutto periodo il funzionamento del convertitore per rappresentare appunto il suo stato di accensione (viceversa nel caso di spegnimento) e di generare un segnale di *Ripristino*, utilizzato successivamente come *RESET* dell'intero sistema. I segnali di *One Shot* e di *Ripristino* sono degli impulsi ad onda quadra, la cui durata dipende dal tempo di carica della capacità *C* dei rilevatori di fronte.

In Figura 91 è stato messo in evidenza l'andamento dei segnali alla premuta del bottone di *START* (freccie verdi) e alla premuta del bottone di *STOP* (freccie rosse).

I blocchi rilevatori di fronte, oltre che garantire un minimo di isteresi come i

monostabili, sono stati inseriti al fine di ritardare ed accorciare i segnali di premuta dei bottoni. Questi circuiti sono fondamentali per quanto riguarda la generazione del segnale di *One Shot*, piuttosto che per la generazione del segnale di *Ripristino*, perché la fase di accensione del sistema non deve prolungarsi troppo nel tempo.

Tramite i rilevatori di fronte quindi, si confronta con la logica AND il segnale dato dalla premuta del bottone, con la tensione ai capi della capacità C , in modo da ottenere un segnale che segue l'andamento dell'impulso dato dal bottone ma con un'istante d'inizio ritardato. In questo modo si ottiene un segnale di *One Shot* più breve. Ciò è voluto in quanto la fase di accensione del convertitore, nel caso di un'applicazione pratica in cui si lavora a frequenze dell'ordine dei megahertz, deve durare qualche centinaio di nanosecondi. In Figura 92 è stato riportato un esempio dell'andamento dei segnali del blocco rilevatore di fronte che genera il *One Shot*. Il *marker A* indica l'istante iniziale della premuta del bottone, mentre il *marker B* l'istante finale. Dall'andamento del segnale di *One Shot* si può notare come questo inizi in ritardo rispetto al segnale di premuta del bottone.




Figura 91: Circuito di *One Shot* e di gestione del segnale ON/OFF e di *Ripristino*, con evidenziato lo stato dei segnali.




Figura 92: Andamento delle tensioni V_{BUTTON} , $V_{CAPACITOR}$ e $V_{ONESHOT}$ nella fase di avvio del sistema.

4.1.8. Blocco 4: Circuito di Control Fault

In Figura 93 si mostra il circuito ideato per realizzare il modulo di *Control Fault*.




Figura 93: Circuito di Control Fault.

Il circuito ideato è composto da due rami, uno per ciascun segnale di *SET* generati dal blocco *Latch SR*, in cui sono disposti un rilevatore di fronte, simile a quello introdotto in precedenza, seguito da un circuito realizzato tramite un comparatore ad alta velocità che replica il funzionamento di un multivibratore astabile. L'obiettivo di questo blocco, infatti, è quello di valutare quando un segnale di *SET* dura più del dovuto. Per far questo, l'uscita del rilevatore di fronte è connessa ad un transistor MOS che si accende ogni volta che arriva un segnale di *SET* alto, scaricando così la capacità C_2 dell'astabile e mantenendo bassa l'uscita del comparatore. Se la capacità raggiunge un valore di carica sufficientemente alto, la tensione ai suoi capi "triggera" il comparatore che darà in uscita un valore di tensione logicamente alto. Agendo quindi sul valore di C_2 , si varia il suo tempo di scarica: se il segnale di *SET* è troppo lento la capacità non si scarica attraverso il transistor e si ottiene in uscita al comparatore un segnale di *failure*. I segnali d'uscita dei comparatori sono infine gestiti tramite una porta OR, seguita da un *Latch SR* che mantiene il segnale di *Control Fault* alto, in modo che con questo si blocchi il funzionamento del sistema.

4.1.9. Blocco 5: Circuito Salta Ciclo

In Figura 94 si riporta il circuito *Salta Ciclo* ideato in questa fase di progetto. Come già detto, l'obiettivo di questo modulo è di rilevare le condizioni in cui la tensione di secondario, $V_{SECONDARIO}$, è maggiore di una tensione di riferimento, V_{REF} , e quindi ci si sta allontanando dal punto di lavoro del carico a potenza ottimale. Il circuito ideato è composto da un semplice stadio comparatore che confronta la tensione di riferimento con la tensione di secondario, opportunamente ridotta tramite un partitore di tensione. Quando la tensione al morsetto positivo del comparatore supera la tensione di riferimento al morsetto negativo, l'uscita va alta e resta alta fintanto che la tensione al secondario non rientra nei limiti dovuti. Si noti che, nelle successive fasi di progetto, il principio di funzionamento di questo blocco è stato radicalmente modificato.




Figura 94: Circuito Salta Ciclo.

4.2. Implementazione del controllo tramite FPGA

In seguito allo studio di un sistema di controllo realizzato tramite porte logiche, descritto nel capitolo precedente, si è adottato una soluzione progettuale alternativa e più compatta decidendo di utilizzare, per la realizzazione del sistema, una *Field Programmable Gate Array* o FPGA. L'approccio adottato per sviluppare il controllo con questa tecnologia è analogo al precedente: si è mantenuta la stessa scomposizione del sistema in sotto-blocchi e si è riprodotto il funzionamento di ciascun blocco tramite questo dispositivo.

Tramite l'utilizzo di FPGA, si è in grado di migliorare notevolmente le prestazioni del controllo di primario riducendone l'occupazione d'area. Le FPGA, infatti, sono dispositivi che possono lavorare a frequenze anche dell'ordine del Gigahertz e consentono di implementare facilmente le logiche viste in precedenza sul circuito fisico. Si ha così la possibilità di sfruttare l'FPGA per implementare il funzionamento di tutti i blocchi visti in precedenza basati su porte logiche, mantenendo fisici solo i moduli che si occupano di effettuare le operazioni di comparazione fra due tensioni.

In questo capitolo si introdurrà l'FPGA utilizzata per lo sviluppo del sistema, con qualche accenno alle sue specifiche tecniche, per poi andare ad approfondire l'implementazione di ciascun blocco del controllo, con una relativa simulazione del suo funzionamento.

4.2.1. Specifiche Tecniche

Il dispositivo utilizzato in questa fase di progetto è l'*evaluation kit* dell'FPGA Intel

Cyclone 10 LP.

Si tratta di una FPGA preinstallata in una *demo board* comprendente una gran quantità di componentistica *hardware*, tra cui porte GPIO per l'utilizzo del *board*, un *Programmer* per la sua configurazione e una serie di porte per la comunicazione tra FPGA ed esterno [63].

In Figura 95 è riportata la *top-view* del *board*, in cui sono stati messi in evidenza alcuni componenti *hardware* utilizzati all'interno del sistema di controllo, come gli *User Push Buttons* o le porte GPIO, mentre in Figura 96 è riportato un diagramma a blocchi che ne descrive ogni funzionalità. Come si vede da quest'ultima figura, la *demo board* è equipaggiata con un *clock* al quarzo che lavora alla frequenza di 50 MHz e da cui si possono ricavare svariati segnali di *clock*, a frequenze maggiori e minori, tramite la programmazione di *Phase Locked Loop*, o PLL, contenute nell'FPGA. Nello specifico, la Intel Cyclone 10 consente di istanziare un massimo di quattro PLL. All'interno del sistema di controllo, tramite l'utilizzo di due PLL, si definiranno tre diversi segnali di *clock*, uno dei quali in grado di raggiungere la frequenza di lavoro di 10 GHz.

La scheda risulta essere equipaggiata con altri componenti *hardware* molto utili, tra cui una memoria *Flash* non volatile ed una memoria RAM.




Figura 95: Top-view dell' Evaluation Kit Intel Cyclone 10LP.




Figura 96: Schema a blocchi dell'Evaluation Kit Intel Cyclone 10LP.

4.3. Configurazione dell'FPGA e Test Bench

Come detto, tramite la FPGA si è quindi provveduto ad implementare il funzionamento di alcuni dei cinque blocchi descritti in precedenza. In particolare, si è implementato il funzionamento del *Main Block*, del circuito di *One Shot*, del *Salta Ciclo*, del circuito di *Control Fault* e infine del blocco che funge da *Latch SR* per la generazione dei segnali di *SET*. Si sono quindi mantenuti fisici i blocchi comparatori usati per la misura delle tensioni ai *drain* dei transistori e del comparatore usato per rilevare sovratensioni sul secondario del trasformatore.

Durante la fase di programmazione della *demo board* si è quindi scomposto il codice in diversi moduli, ciascuno dei quali si occupa di riprodurre il funzionamento di uno dei blocchi elencati in precedenza. Per la programmazione dell'FPGA si è usato il *software* Quartus Prime, sempre di casa Intel. Per ciascun modulo, inoltre, si è realizzato un *test bench* con cui si è verificato il corretto funzionamento. Per la simulazione dei *test bench* si è usato il *software* IVerilog.

L'FPGA è stata programmata in linguaggio di descrizione *hardware* HDL Verilog.

4.3.1. Modulo di One Shot

Il blocco di *One Shot* riportato sull'FPGA è stato ideato in modo che si occupi sia

della fase di accensione che della fase di spegnimento a seguito di comandi esterni. Il modulo deve gestire la ricezione di un segnale proveniente da un bottone esterno e mantenere alto un segnale d'uscita per un tempo sufficiente da consentire alla capacità di *drain* di uno dei due rami di primario di caricarsi. Col segnale di *One Shot*, quindi, si mantiene acceso uno dei due transistori per un periodo fissato in modo che la capacità dell'altro transistor si carichi. Oltre a questo, il modulo deve occuparsi di generare un segnale *ON/OFF*, che si mantenga alto durante tutto il periodo di lavoro del convertitore.

Il funzionamento appena descritto è stato implementato all'interno del modulo tramite un contatore con cui si conteggiano n cicli di *clock* durante i quali il segnale di *One Shot* rimane alto. In Figura 97 è riportato il codice usato per il modulo di *One Shot*. Il segnale di *clock* utilizzato per operare questo conteggio è il segnale proveniente dal quarzo che lavora a 50 MHz.

```
always @ (posedge CLK or posedge Reset or posedge OFF or posedge ON or posedge Flag_Riavvio_SC or posedge SC_Signal) begin
    if (Reset || OFF || SC_Signal) begin //FASE DI RESET
        //Inizializzo contatore
        Contatore_Avvio = 0;

        //Inizializzo USCITE
        OS_Out = 1'b0;
        Segnale_Avvio = 1'b0;
        Flag_Accensione = 1'b0;

        //Inizializzo Flag di stato ON - Segnale interno al blocco di One Shot
        ON_Flag <= 1'b0;
    end
    else if (ON || Flag_Riavvio_SC) begin //ABILITO SEGNALE AVVIO DEL SISTEMA in fase di AVVIO INIZIALE o di RIAVVIO POST-SALTACICLO
        ON_Flag <= 1'b1;
    end
    else if (Segnale_Avvio) begin //Resetto CONTATORE e FLAG ACCENSIONE quando avvio funzionamento nominale
        Contatore_Avvio = 1'b0;
        ON_Flag = 1'b0;
    end
    else if (Contatore_Avvio > 30) begin //FUNZIONAMENTO NOMINALE: Mantengo alto un segnale di ON STATE
        OS_Out = 1'b0; //Segnale ONE SHOT basso
        Flag_Accensione = 1'b0; //Flag fase di ACCENSIONE basso
        Segnale_Avvio = 1'b1; //Segnale ON STATE alto

        ON_Flag = 0;
    end
    else if (ON_Flag) begin //FASE ONE SHOT - Si verifica in fase di ACCENSIONE o al termine del SALTACICLO
        Contatore_Avvio = Contatore_Avvio + 1;
        OS_Out = 1'b1;
        Flag_Accensione = 1'b1;
        Segnale_Avvio = 1'b0;
    end
end
```

Figura 97: Porzione di codice Verilog usato per la programmazione del modulo di *One Shot*.

Tramite questo modulo, alla premuta del bottone di avvio si avvia il contatore e si danno in uscita un segnale *OS_Out* per l'accensione di un ramo del convertitore e un segnale detto *Segnale_Avvio*: il primo resta alto fino a quando il contatore non arriva a 30, mentre il secondo va alto solo quando si raggiunge questa condizione, in quanto sta ad indicare la condizione di *ON-state*.

Tramite questa configurazione del modulo, si ottiene un segnale di *One Shot* che rimane ad un valore alto circa 620 ns, tempo ipotizzato sufficiente per consentire l'innescio del primo ciclo di risonanza sul lato primario del convertitore. Si noti che tale tempo è stato raggiunto tramite *tuning* del contatore e non conteggiando un effettivo numero di periodi di *clock* che portassero a questo tempo. Questo perché, come si vede nella porzione di codice riportata, il ciclo *always* usato nel modulo viene triggerato da diversi segnali che possono sovrapporsi tra loro e non solo da un segnale di *clock*.

Si noti inoltre che il modulo di *One Shot* è stato definito anche per entrare in funzione a seguito di un fenomeno di *Salta Ciclo*, in quanto quest'ultimo prevede una fase di spegnimento temporaneo dei rami del convertitore dopo il quale è necessario un riavvio che ripristini la condizione di risonanza. A tale scopo, è stato definito il segnale *Flag_Riavvio_SC*, proveniente dal modulo *Salta Ciclo*, che sta ad indicare quando finisce l'omonima fase e quando il sistema deve essere riavviato tramite un nuovo ciclo di *One Shot*.

Infine, è stata implementata una fase di *reset* iniziale, attua a configurare correttamente tutte le variabili usate prima dell'accensione del sistema. Il *reset* sarà poi implementato per tutti i moduli successivi.

Il blocco di *One Shot* è stato testato tramite un *test bench* all'interno del quale sono stati opportunamente stimolati i segnali d'ingresso del modulo per valutare l'andamento delle uscite. È stato definito inoltre un *clock* caratterizzato da un semiperiodo di 1 ns. Il contatore definito nel modulo è stato ridotto per semplicità: la condizione di trigger per abilitare le uscite, in questo caso, è quando il contatore conteggia undici cicli.

Figura 98 mostra la fase di avvio iniziale del sistema, simulata tramite il *test bench*. A seguito della fase di *reset* iniziale, il segnale di accensione, chiamato *ON*, avvia il processo di conteggio e manda alto il segnale *One_Shot*, fintanto che non conteggia undici cicli. Al termine di questa fase, viene mandato alto il segnale *Segnale_Avvio*, che definisce lo stato di funzionamento del sistema (se acceso o spento).




Figura 98: Simulazione del modulo di One Shot: andamento dei segnali durante la fase iniziale di avvio del sistema.

In Figura 99, invece, è stata riportata la fase di riavvio che segue l'avvenimento *Salta Ciclo*, simulato all'interno del *test bench* tramite il segnale *SC_Signal*, che, secondo il funzionamento che si vedrà in seguito, proviene direttamente dal modulo *Salta Ciclo*. Dal *test bench* proviene anche il segnale *Flag_Riavvio_SC*, che consente al blocco di *One Shot* di riavviare il sistema. Come si vede dalla simulazione, a fronte di un valore alto di questo segnale, viene riavviato il contatore e la fase di *One Shot* si ripete.




Figura 99: Simulazione del modulo di One Shot: andamento dei segnali a seguito del riavvio del sistema.

4.3.2. Modulo di Control Fault

Anche il modulo di rilevamento dei *failures*, come l'*One Shot*, è stato realizzato a partire dall'utilizzo di un contatore. L'obiettivo di questo modulo è quello di rilevare quando la frequenza di lavoro del sistema scende al di sotto di una frequenza limite, che è stata impostata nell'intorno di 1 MHz. Sotto tale frequenza, il modulo deve bloccare il funzionamento dell'intero sistema, onde evitare che uno dei due rami di primario rimanga in conduzione per periodi troppo lunghi. Visto che si parla di un convertitore che deve lavorare nominalmente alla frequenza di 6.78 MHz, si è ipotizzato in fase di progetto come limite inferiore per la frequenza di funzionamento 1 MHz.

In Figura 100 si mostra una porzione di codice del modulo.

```

/* CONTATORE PER RILEVAMENTO ERRORE su COMP_M1 */
always @ (posedge CF_Clock or posedge Reset or posedge OFF or posedge Signal_1 or posedge SC_Flag) begin
    if (Reset || OFF) begin
        Contatore_1 = 1'b0;
        Errore_CF_1 = 1'b0;
    end
    else if (Signal_1 || SC_Flag)
        Contatore_1 = 1'b0;

    else if (Contatore_1 > 20)
        Errore_CF_1 = 1'b1;

    else if (ON)
        Contatore_1 = Contatore_1 + 1; //Conteggio il tempo in cui Signal_1 sta BASSO! --> Valuto 1'ERRORE su SIGNAL_2!
end
/* CONTATORE PER RILEVAMENTO ERRORE su COMP_M2 */
always @ (posedge CF_Clock or posedge Reset or posedge OFF or posedge Signal_2 or posedge SC_Flag) begin
    if (Reset || OFF) begin
        Contatore_2 = 1'b0;
        Errore_CF_2 = 1'b0;
    end
    else if (Signal_2 || SC_Flag)
        Contatore_2 = 1'b0;

    else if (Contatore_2 > 20)
        Errore_CF_2 = 1'b1;

    else if (ON)
        Contatore_2 = Contatore_2 + 1; //Conteggio il tempo in cui Signal_2 sta BASSO! --> Valuto 1'ERRORE su SIGNAL_1!
end

```

Figura 100: Porzione di codice Verilog usato per la programmazione del modulo di Control Fault.

Il blocco di *Control Fault* si occupa di conteggiare i cicli di un *clock* fissato direttamente dal quarzo dell'FPGA che lavora a 50 MHz. Il conteggio dei cicli viene resettato ogni volta che si ha il rilevamento di un fronte di salita dei segnali di *SET* generati nel *Main Block* del sistema. Se questi segnali scendono ad una frequenza inferiore al Megahertz (per la precisione, al di sotto di 1.2 MHz), il *reset* dei contatori avviene troppo tardi e completeranno il conteggio fino al limite fissato a 20 cicli. Superata questa condizione, il blocco provvede a generare un segnale di *ERRORE* che bloccherà il funzionamento dell'intero sistema.

Anche in questo caso, il limite di conteggio del contatore è stato fissato tramite ripetuti test, in modo da avvicinarsi il più possibile alla condizione limite di 1 MHz.

Si noti come siano stati definiti due blocchi contatore, uno per ciascun segnale di *SET*. Nel modulo *Control Fault* è stato poi istanziato un ulteriore ciclo *always* che si occupa di svolgere un'operazione logica OR per valutare un unico segnale di errore per l'intero sistema.

In Figura 101 si mostra la simulazione del modulo di *Control Fault* ottenuta a partire da un *test bench* dedicato in cui sono stati opportunamente sollecitati i segnali d'ingresso del blocco. In questa simulazione si mette in evidenza l'errore relativo al

segnale di *SET* descritto da *Signal_1* (nel caso di errore sull'altro segnale di *SET*, il funzionamento è duale). Tramite il *test bench*, si mantiene alto questo segnale per un periodo sufficientemente lungo da permettere al contatore (il cui conteggio per comodità è stato ridotto) di completare il suo conteggio per mandare alto il segnale di *ERRORE_CF_1*, relativo al *RAMO 1* del sistema. Si riportano anche l'andamento dei segnali di errore complessivo (*Error_Out*) e del segnale *OFF* che consente di spegnere l'intero sistema.




Figura 101: Andamento dei segnali a seguito della simulazione del modulo di Control Fault tramite *test bench* dedicato.

4.3.3. Modulo di Salta Ciclo

Tramite l'FPGA si eseguono le operazioni per la sola parte di funzionamento del blocco Salta Ciclo relativa alla generazione dei vari segnali necessari per spegnere temporaneamente il sistema e per inizializzare il successivo riavvio. Si mantiene invece fisica la parte comprendente il comparatore che si occupa della valutazione della condizione effettiva di *Salta Ciclo*. Figura 102 mostra il codice verilog utilizzato per la programmazione del modulo *Salta Ciclo*.

```

////////////////////////////////////
/* MODULO CIRCUITO SALTA CICLO */
////////////////////////////////////

module Salta_Ciclo_Module ( input Ext_signal, ON, OFF, CLK, Reset, Flag_Accensione,
                           output reg SC_Out, Segnale_Riavvio
                           );

    reg Ext_signal_Flag;
    always @ (posedge OFF or posedge Reset or posedge CLK or posedge Flag_Accensione or posedge Ext_signal) begin

        if (OFF || Reset || Flag_Accensione) begin //RESET INIZIALE & VERIFICA CONDIZIONE DI ACCENSIONE

            SC_Out = 1'b0;
            Segnale_Riavvio = 1'b0;
        end
        else if (Ext_signal == 0 && SC_Out == 1'b1) begin
            //Tensione su secondario torna bassa --> Diodo si spegne --> Devo riaccendere rami primario --> Nuovo One Shot

            SC_Out = 1'b0;
            Segnale_Riavvio = 1'b1; //SEGNALE PER RIAVVIO SISTEMA
        end
        else if (Ext_signal) begin
            //Tensione su secondario troppo alta --> Accendo diodo --> Flag Salta Ciclo ad 1 --> Spenso uno dei rami su primario

            SC_Out = 1'b1; //SEGNALE PER SPEGNIMENTO RAMI
        end
        else
            SC_Out = 1'b0;
        end
    end
endmodule

```

Figura 102: Il codice Verilog usato per la programmazione del modulo di Salta Ciclo.

Per quanto detto, all'FPGA arriva solo un segnale logico che, quando alto, sta ad indicare che la tensione sul secondario ha superato quella di riferimento e che è necessario intervenire con la fase di *Salta Ciclo*. La condizione di *Salta Ciclo*, espressa nel blocco tramite il segnale d'uscita *SC_Out*, viene impostata attraverso un ciclo *always* in cui, oltre che resettare tutte le variabili, si verifica se dal comparatore esterno proviene un segnale alto (salvato nella variabile d'ingresso *Ext_Signal*) o se tale segnale è tornato basso a seguito della fase di *Salta Ciclo*: nel primo caso, il sistema provvede a mandare *SC_Out* alto, mentre nel secondo manda lo stesso segnale basso e invece genera un secondo segnale d'uscita, chiamato *Segnale_Riavvio*, che viene mandato al blocco di *One Shot* e si occupa di lanciare la fase di riavvio.

In Figura 103 si mostra la simulazione ottenuta tramite il *test bench* del modulo *Salta Ciclo*. Nella simulazione è stato messo in evidenza sia la fase di avvio iniziale che un'effettiva condizione di *Salta Ciclo*, per dimostrare che il modulo entra in funzione solo quando il dispositivo sta già lavorando a regime (cioè, a seguito della fase di *One Shot*). Quando va alto il segnale *tb_Ext_Signal*, proveniente dal comparatore a monte, il blocco provvede a generare il segnale di bloccaggio temporaneo *tb_SC_Out*, per poi mandare alta l'uscita *tb_Riavvio*, per la fase di riaccensione successiva.




Figura 103: Simulazione del funzionamento del modulo Salta Ciclo con evidenziate la fase di avvio iniziale del sistema e la condizione Salta Ciclo.

4.3.4. Top Level Entity Module

L'obiettivo di questo modulo è quello di riprodurre il funzionamento del *Main Block* introdotto nel capitolo precedente. Il nome dato a questo modulo deriva dal fatto che il funzionamento del *Main* è stato implementato direttamente all'interno della *Top Level Entity* dell'FPGA, cioè in quella parte di codice dove vengono dichiarate e istanziate tutte le periferiche, i *clock* e i vari componenti *hardware* presenti sulla scheda. All'interno di questo file, sono quindi stati richiamati tutti i blocchi descritti in precedenza e si è definito, in una sezione del codice chiamata *Body*, il corpo principale del sistema di controllo, in cui si provvede alla gestione di tutti i segnali, all'inizializzazione delle porte GPIO d'ingresso e d'uscita usate e alla generazione degli effettivi segnali di *SET*.

Nella Figura 104 si riporta una sezione del *Body* in cui sono state definite le interconnessioni fra i vari blocchi (di fatto, le variabili usate) e in cui è stata istanziata un PLL, definita come *Main_PLL*, con cui sono stati generati tre diversi segnali di *clock*, a frequenze differenti, a partire dal quarzo a 50 MHz presente sulla scheda.


```

/** BLOCCO PLL_MAIN PER GENERAZIONE SEGNALI DI CLOCK GLOBALI */
wire Initial_Clock; //Clock @ 5kHz definito per la fase di One Shot e per gestione dei bottoni.
wire Main_Clock; //Clock @ 10GHz definito per fissare la velocità massima su tutto il sistema.
wire CF_CLK; //Clock @ 1MHz definito per modulo di Control Fault.

wire CLK_Flag;
CLK_PLL Main_PLL(.areset(START), .inclk0(c10_clk50m), .c0(CLK_Flag), .c1(CF_CLK), .c2()); // Main PLL restata da START, per segnali di CLK
/* Due PLL per generazione di tre diversi segnali di CLK: */
/* 1. c0: CLK @ 10GHz - [c10_clk50m x20] => CLK_Flag */
/* 2. c1: CLK @ 1MHz - [c10_clk50m /50] => CF_CLK */
/* 3. c2: CLK @ 5kHz - [c10_clk50m /10000] => Initial_Clock */

assign Main_Clock = ACCESSO && CLK_Flag; //CLK così definito per garantire che entri in funzione SOLO nella fase ACCESSO.
/**
/** DEFINIZIONE SEGNALI INTERNI E DI USCITA */
assign Comp_M1 = gpio[1]; //Segnale d'ingresso proveniente da comparatore esterno su PIN GPIO1 - L16
assign Comp_M2 = gpio[2]; //Segnale d'ingresso proveniente da comparatore esterno su PIN GPIO2 - L15

assign gpio[34] = Gate_signal_M1; //Segnale d'uscita verso Gate di GaN1 su PIN GPIO34 - P1
assign gpio[35] = Gate_signal_M2; //Segnale d'uscita verso Gate di GaN2 su PIN GPIO35 - R1

wire One_Shot; //Uscita del blocco One Shot - do in ingresso il pulse START
wire Salta_Ciclo; //Uscita del blocco Salta Ciclo
wire Tensione_secondario; //Ingresso che riporta la tensione misurata al secondario per Salta Ciclo

reg S1, S2;
wire SET_M1;
wire SET_M2;
reg Flag_Accensione;
/**

```

Figura 104: Porzione del Body dove sono state definite le interconnessioni ed i segnali di clock.

Nello specifico, è stato definito un clock a 10 GHz, chiamato *Main_Clock*, uno a 1 MHz, per il blocco di *Control Fault*, detto *CF_CLK* e uno a 5 kHz, pensato in origine per il blocco di *One Shot* ma successivamente non più utilizzato. In figura sono state inoltre riportate le definizioni delle porte d'ingresso *Comp_M1* e *Comp_M2*, a cui arrivano i segnali provenienti dai comparatori esterni all'FPGA e le uscite *Gate_Signal_M1* e *Gate_Signal_M2*, che sono i segnali da mandare ai *gate drivers* dei GaN per il loro controllo. Sono inoltre stati definiti delle interconnessioni per le uscite dai blocchi di *One Shot*, *Salta Ciclo*, per la gestione degli omonimi segnali. Il segnale d'uscita del blocco di *Control Fault*, non riportato in figura, è stato definito come *ERRORE*.

In Figura 105, invece, si riporta una sezione del *Body* in cui si gestiscono le varie condizioni per la generazione dei segnali di *SET* e in cui si generano i segnali di controllo per i *gate drivers*.

```

/** GESTIONE SEGNALI DI SET E GENERAZIONE SEGNALI PER GATE DRIVERS */
always @ (posedge One_Shot or posedge ACCESO or posedge STOP or posedge Initial_Reset or posedge Salta_Ciclo
or posedge Main_Clock or posedge Comp_M1 or posedge Comp_M2) begin

    if (Initial_Reset) begin //Reset iniziale
        Flag_Accensione <= 1'b0;
        S1 <= 1'b0;
        S2 <= 1'b0;
    end
    else if (STOP) begin //Evento di STOP
        Flag_Accensione <= 1'b0;
        S1 <= 1'b0;
        S2 <= 1'b0;
    end
    else if (One_Shot) begin //Fase di One Shot iniziale: ACCENSIONE
        Flag_Accensione <= One_Shot;
        S1 <= 1'b0;
        S2 <= 1'b0;
    end
    else if (ACCESO) begin //Funzionamento nominale
        Flag_Accensione <= 1'b0;
        S1 <= (Comp_M1 & ~STOP & ~Salta_Ciclo & ~One_Shot);
        S2 <= (Comp_M2 & ~STOP & ~Salta_Ciclo & ~One_Shot);
        //Inserendo la condizione !One_Shot impedisco che i segnali vadano alti in fase di riaccensione
    end
end

/** RICHIAMO CIRCUITO FF - JK PER GENERAZIONE SEGNALI DI SET */
FF_JK SET_FF_AND1(.IN1(S1), .IN2(S2), .ON(ACCESO), .OFF(STOP), .Initial_Condition(Flag_Accensione), .CLK(Main_Clock),
.Reset(Initial_Reset), .OUT1(SET_M1), .OUT2(SET_M2));
assign Gate_signal_M1 = SET_M1;
assign Gate_signal_M2 = SET_M2;

```

Figura 105: Sezione in cui è stato implementato il metodo per la generazione dei segnali di SET e dei segnali per i gate drivers.

All'interno del ciclo *always* riportato in figura vengono realizzati i controlli su tutte le condizioni di lavoro del sistema. Il blocco è stato impostato per operare alla frequenza massima definita nel sistema, definendo una condizione di *trigger* a partire dal fronte d'onda positivo del *Main_Clock* a 10 GHz. Nel ciclo *always*, sono definiti due segnali *S1* ed *S2* che coincidono con i segnali omonimi definiti in Figura 90 e che di fatto sono i segnali d'ingresso provenienti dai comparatori e condizionati con i segnali di *STOP*, *Salta_Ciclo* e *One_Shot*. I segnali *S1* ed *S2*, sono inoltre gli ingressi del blocco *latch* utilizzato per il calcolo dei segnali di SET e impropriamente chiamato nel Body come *FF_JK*², sebbene si tratti di un *Latch SR* analogo a quello studiato nel capitolo precedente e realizzato tramite porte AND. Si noti che il blocco *FF_JK* non è stato definito all'interno del ciclo *always*, in quanto è necessario che sia sempre in funzione e che non dipenda da condizioni esterne.

In Figura 106 si riporta il codice usato per descrivere il blocco *FF_JK* in cui, come anticipato in precedenza, si riporta il principio di funzionamento del *Latch SR*

² In origine si era pensato ad un blocco per la valutazione dei segnali di SET realizzato tramite un *Flip-Flop* di tipo JK. Successivamente il blocco è stato modificato in modo che il funzionamento coincidesse a quello di un *Latch SR*, ma il nome del blocco è stato mantenuto come in origine.

realizzato con porte logiche AND. Questo modulo, i cui ingressi *IN1* e *IN2* sono connessi ai segnali *S1* ed *S2*, consente di valutare i segnali di *SET*, definiti nella figura precedente come *SET_M1* e *SET_M2* che vengono usati poi come segnali di controllo dei *gate drivers*.

```

////////////////////////////////////
/*  MODULO FF-JK MODIFICATO  */ //Funzionamento analogo ad un LATCH SR ad AND
////////////////////////////////////

module FF_JK(
    input wire IN1, IN2, ON, OFF, Initial_Condition, CLK, Reset,
    output reg OUT1, OUT2
);

always @(posedge Initial_Condition or posedge IN1 or posedge IN2 or posedge CLK or posedge Reset
        or posedge OFF or posedge ON) begin

    if (Initial_Condition) begin
        OUT1 = 1'b0; //Riferito a Gate_M1
        OUT2 = 1'b1; //Riferito a Gate_M2
    end
    else if (OFF || Reset) begin
        OUT1 = 1'b0;
        OUT2 = 1'b0;
    end
    else if (ON) begin //Si ha riprodotto il funzionamento del Latch SR ideato tramite logiche AND
        OUT2 = IN1 & !IN2;
        OUT1 = IN2 & !IN1;
    end
end
endmodule

```

Figura 106: Codice Verilog usato per la definizione del modulo che riproduce il funzionamento del Latch SR ad AND.

I segnali d'uscita del blocco *latch* sono definiti come *OUT1* e *OUT2* e vengono determinati, come si vede nella Figura 106, all'interno di un ciclo *always* il cui segnale di *trigger* è il *Main_Clock* del sistema. All'interno di questo ciclo, oltre che la fase di reset iniziale, è stata anche definita la condizione di lavoro iniziale del sistema durante la fase di *One Shot*. Questa condizione è gestita tramite il segnale *Inizial_Condition* a cui si associa un *flag* che sta a rappresentare la fase di accensione iniziale. Durante questa fase, come previsto dal funzionamento del controllo, il blocco *FF_JK* mantiene il segnale *OUT2*, relativo all'uscita *Gate_Signal_M2*, alta, in modo da mantenere in conduzione uno dei due rami del lato di primario del convertitore.

In Figura 107 si riportano infine le istanziazioni dei blocchi di *One Shot*, *Control Fault* e *Salta Ciclo* all'interno del *Top Level Entity*.

```

/* ----- */ // Wire definiti in Body Block. //
/* CIRCUITO DI ONE SHOT */ // INPUT: segnali di START, STOP, RESET, Salta_Ciclo e Riavvio. //
/* ----- */ // OUTPUT: Segnali di One_Shot, ACCESO e Avvio. //

wire Avvio; //Wire usato per gestire fase Salta Ciclo
assign gpio[28] = One_Shot; //Segnale d'uscita One Shot su PIN GPIO28 - N3
One_Shot_Module OS_Block(.ON(START), .System_ON(ON_Flag), .OFF(STOP), .CLK(c10_clk50m), .Reset(Initial_Reset),
    .SC_Signal(Salta_Ciclo), .Flag_Riavvio_SC(Riavvio), .OS_Out(One_Shot), .Segnale_Avvio(ACCESO),
    .Flag_Accensione(Avvio));

/* ----- */ // Wire definiti in Body Block. A CF_Clock passo il segnale del quarzo @ 50MHz, A CLK il Main_Clock. //
/* CIRCUITO DI CONTROL FAULT */ // INPUT: segnali ACCESO, Ext_Stop, Salta_Ciclo, RESET e segnali di SET (oltre che CLK). //
/* ----- */ // OUTPUT: segnale di ERRORE --> !!BLOCCANTE!! //

assign gpio[30] = ERRORE; //Definizione del segnale ERRORE per eventi Control Fault
CF_Control_Module CF_Block(.ON(ACCESO), .OFF(Ext_Stop), .CLK(Main_Clock), .CF_Clock(c10_clk50m),
    .Reset(Initial_Reset), .Signal_1(SET_M1), .Signal_2(SET_M2), .SC_Flag(Salta_Ciclo), .Error_Out(ERRORE));

/* ----- */ // Wire definiti in Body Block. //
/* CIRCUITO SALTA CICLO */ // INPUT: segnali Tensione_secondario, ACCESO, Avvio e RESET. //
/* ----- */ // OUTPUT: segnali Salta_Ciclo e Riavvio. //

wire Riavvio; //Segnale per gestire fase riavvio con One Shot
Salta_Ciclo_Module SC_Block(.Ext_signal(Tensione_secondario), .ON(ACCESO), .OFF(STOP), .CLK(Main_Clock),
    .Reset(Initial_Reset), .Flag_Accensione(Avvio), .SC_Out(Salta_Ciclo), .Segnale_Riavvio(Riavvio));

```

Figura 107: Porzione del Body in cui sono stati richiamati i moduli di One Shot, Salta Ciclo e Control Fault.

Nella figura si possono associare le diverse istruzioni ai commenti del codice in cui sono specificati gli ingressi e le uscite di ciascun blocco. Sono inoltre presenti le definizioni di alcune interconnessioni usate all'interno di questi blocchi.

Di seguito sono stati riportati i risultati ottenuti dalle simulazioni del *Top Level Entity* tramite *test bench*, in cui sono state testate le funzioni dei blocchi principali relazionate a questo. In queste simulazioni sono stati riprodotti i segnali *Main_Clock* e *Fast_Clock*, in modo che quest'ultimo fosse a frequenza maggiore del primo. In entrambi i casi, però, questi segnali non rispecchiano i reali *clock* definiti nell'FPGA. Sono inoltre stati definiti dei segnali d'ingresso *Comp_M1* e *Comp_M2* caratterizzati da frequenze molto inferiori rispetto ai corrispettivi segnali reali. Si noti che tramite questo *test bench* si è voluto verificare il corretto funzionamento del sistema tramite opportune semplificazioni ed approssimazioni. Le simulazioni riguardanti l'ipotetico funzionamento del controllo in condizioni reali d'utilizzo verranno espone nel capitolo successivo.

4.3.4.1. Funzionamento nominale: generazione dei segnali di SET

In Figura 108 si riporta il funzionamento del sistema nella fase iniziale di accensione e in condizioni nominali, in modo da mettere in evidenza anche il corretto funzionamento del blocco *FF_JK* quando il sistema lavora a regime e la generazione dei *gate signals*.




Figura 108: Andamento dei segnali ottenuto dalle simulazioni del Main Block: fase di accensione iniziale e funzionamento a regime del sistema.

Durante la fase di *One Shot* iniziale, che avviene a seguito della premuta del bottone di *START* (e a seguito di un reset iniziale effettuato tramite il segnale *Initial_Reset*), entra in funzione l'omonimo blocco che manda alto il segnale di *One_Shot* per un tempo preimpostato e al contempo mantiene alto il segnale *SET_M2*, nonché uno dei due segnali per il *gate driver*.

A seguito della fase di *One Shot*, il sistema entra nel suo funzionamento a regime. Il segnale *ACCESO*, che rappresenta lo stato di funzionamento del sistema, va alto e resta tale per tutta la sua fase di funzionamento nominale. In Figura 108 si può vedere come, a fronte di una variazione periodica dei segnali d'ingresso, i vari segnali che portano alle uscite vengono generati in modo tale che *Gate_Signal_M1* vada alto quando *Comp_M1* è a valore basso, in modo che il transistor del *RAMO 1* si accenda quando la capacità collegata al suo *drain* è scarica. In maniera analoga i segnali relativi al *RAMO 2*.

4.3.4.2. Funzionamento del Salta Ciclo

In Figura 109 si riporta il funzionamento del sistema al seguito del rilevamento di una tensione troppo elevata sul lato secondario e dell'innesco della funzione *Salta Ciclo* del controllo.




Figura 109: Andamento dei segnali ottenuto dalle simulazioni del Main Block: fase di Salta Ciclo e di riavvio del sistema.

In figura, il segnale *Tensione_Secondario* simula un ipotetico segnale, esterno al controllo, proveniente da un blocco comparatore che ha confrontato la tensione al secondario con una tensione di riferimento. Fintanto che questo segnale resta alto, il controllo deve provvedere a generare un segnale *Salta_Ciclo* che interrompe il funzionamento nominale del sistema e mantiene i segnali di *SET* d'uscita entrambi a zero (anche il flag *ACCESO* va a zero). Una volta che *Tensione_Secondario* torna basso, il blocco *Salta Ciclo* genera un segnale di riavvio (chiamato appunto *Riavvio*) che consente di lanciare nuovamente una fase di *One Shot* per la riaccensione. Successivamente il sistema torna nel suo stato di lavoro nominale.

4.3.4.3. Rilevamento delle failures

In Figura 110 si riporta il funzionamento del sistema nel caso in cui si verificano dei fenomeni di *failures*.




Figura 110: Andamento dei segnali ottenuto dalle simulazioni del Main Block: rilevamento delle failures e fase di Control Fault.

Nella simulazione, si è ipotizzato che il segnale d'ingresso *Comp_M1* rimanesse alto per più del dovuto. Si è messo inoltre in evidenza il principio di funzionamento del blocco di *Control Fault*: tramite un contatore, il modulo valuta la durata dello stato alto del segnale d'ingresso. Se il contatore raggiunge una soglia prefissata, il controllo provvede a generare un segnale *ERRORE* per bloccare l'intero funzionamento del sistema, il quale potrà essere riavviato solo a seguito di un ripristino gestito manualmente. Va precisato che, tramite questa implementazione del modulo di *Control Fault*, il sistema rileva le variazioni di frequenza di lavoro del convertitore solo nel caso in cui questa vada al di sotto di un ipotetico limite inferiore. Non è stato implementato il controllo sul limite superiore della frequenza in quanto questo di fatto non esiste: il convertitore è stato ideato per lavorare alla sua frequenza massima possibile, che è fissata dalla sua frequenza naturale di risonanza.

4.4. Prove Sperimentali

Una volta configurata opportunamente l'FPGA tramite il *software Quartus*, si è passati alla fase di simulazione del sistema progettato, al fine di verificarne il corretto funzionamento anche in condizioni più reali d'utilizzo.

In questo capitolo verrà inizialmente presentato il banco di prova ideato per svolgere i test e successivamente verranno esposti i risultati ottenuti dalle prove

sperimentali del sistema di controllo.

Va precisato che non è stato possibile testare il sistema di controllo direttamente sul convertitore *Push-Pull* studiato in precedenza, motivo per cui sono stati eseguiti dei test sul sistema in una condizione di utilizzo pur sempre ideale e priva di tutte le variabili sul funzionamento che verrebbero introdotte in una condizione di utilizzo più reale in cui il controllo è direttamente collegato al convertitore. I test fatti sono stati comunque indispensabili per verificare e per validare il sistema di controllo sviluppato, oltre che testare le prestazioni dell'FPGA utilizzata.

4.4.1. Configurazione del Banco di Prova

In Figura 111 si riporta una foto del banco di prova utilizzato per svolgere i test.




Figura 111: Banco di prova usato per la fase di test del sistema di controllo realizzato.

Per testare il funzionamento del sistema è stato utilizzato un generatore di funzione della Tektronix, modello AFG31052, in grado di generare segnali fino alla frequenza di 50 MHz. Tramite questo dispositivo, rappresentato in figura nel riquadro in

arancio, sono stati riprodotti i segnali provenienti dai comparatori delle capacità di *drain* e mandati in ingresso all'FPGA. Tramite questo generatore sono stati prodotti due segnali ad onda quadra, con *duty cycle* del 50%, con una frequenza nominale di 10 MHz. I segnali ad onda quadra sono stati fatti variare fra due tensioni: 0 V, che rappresenta lo zero logico e 3 V, l'equivalente del valore logico alto. In fase di test è stata inoltre variata la frequenza dei segnali, in modo da andare a verificare la condizione di *failure*.

4.5. Risultati Sperimentali

Si espongono ora i risultati ottenuti dai test del dispositivo. Si noti che è stata utilizzata la stessa nomenclatura per i segnali utilizzata per i capitoli precedenti, a meno dei segnali d'uscita. Nei vari *screen* che seguiranno e ricavati dall'oscilloscopio, sono stati plottati i segnali d'ingresso, *Comp_M1* e *Comp_M2* forniti dal generatore di funzioni e le uscite dell'FPGA, *Gate_M1* e *Gate_M2*, che sono i segnali da indirizzare ai *gate drivers* dei transistori. Sono inoltre stati riportati i segnali *ACCESO*, *ERRORE*, *Salta_Ciclo* e *One_Shot*.

4.5.1. Test Comportamentali

In una prima fase di test è stato valutato il corretto funzionamento del sistema in tutte le sue fasi, andando a verificare che tutti i moduli del controllo funzionassero correttamente.

4.5.1.1. Fase di accensione

In Figura 112 si riporta una cattura dell'oscilloscopio in cui si mette in evidenza la fase iniziale de accensione del dispositivo, tramite il modulo di *One Shot*. A seguito della premuta di un bottone di avvio, il sistema provvede a generare un segnale di *One_Shot* che resta alto per 620ns circa, come evidenziato in figura dal *marker A*. Come previsto dal funzionamento di questa fase, il segnale *Gate_M2* resta alto in modo da mantenere attivo il transistor di questo ramo per un tempo pari alla durata del *One_Shot*, a meno di un ritardo di 30ns circa evidenziato dal test e messo in evidenza tramite i *marker A* e *B* in figura. Si noti che i segnali d'ingresso *Comp_M1* e *Comp_M2* sono stati mantenuti attivi durante tutta la fase di accensione. Al termine della fase di *One Shot*, anche il segnale *ACCESO* commuta ad alto.




Figura 112: Cattura dell'oscilloscopio in cui si è messo in evidenza la fase di One Shot iniziale.




Figura 113: Cattura dell'oscilloscopio in cui si è messo in evidenza il funzionamento nominale del sistema.

4.5.1.2. Funzionamento nominale del sistema

In Figura 113 è stato invece riportato uno *screen* dell'oscilloscopio in cui è stato messo in evidenza il funzionamento del sistema a regime. Da questa immagine si

nota come i segnali d'uscita da mandare ai *gate drivers* siano tra di loro alternati ed inoltre abbiano una caratteristica opposta rispetto ai segnali d'ingresso, nel senso che, quando i segnali d'ingresso sono alti, i segnali d'uscita acquisiscono un valore basso e viceversa. Questo garantisce il corretto funzionamento del convertitore: i segnali d'ingresso *Comp_M1* e *Comp_M2* seguono infatti l'andamento della fase di risonanza delle tensioni ai capi delle capacità di *drain*. Quando queste tensioni sono diverse da zero e segnali d'ingresso all'FPGA hanno un valore alto, i transistori della gamba di primario corrispondente devono essere spenti per garantire la risonanza; quindi, i segnali d'uscita per il controllo dei GaN-FET devono esser bassi. Tramite i *marker*, nella Figura 113, è stato inoltre messo in evidenza la frequenza dei segnali d'ingresso e di uscita, fissata tramite il *function generator* a 10 MHz.

In Figura 114, invece, è stato riportato l'andamento dei segnali dell'FPGA a seguito di un forte sfasamento che è stato imposto sui segnali d'ingresso. In precedenza, infatti, i segnali *Comp_M1* e *Comp_M2* erano tra di loro complementari e sfasati fra loro di 180°. In questo caso si è ridotto lo sfasamento, in modo da mettere in evidenza il funzionamento del sistema qualora i segnali d'ingresso si sovrapponevano. Come si vede dalla figura, il sistema di controllo provvede a generare dei valori alti per i segnali d'uscita (a meno di un piccolo ritardo) solo quando gli ingressi non sono fra di loro sovrapposti. In questo modo si garantisce il funzionamento esclusivo dei rami di primario.



Figura 114: Funzionamento nominale del sistema in condizioni di sfasamento dei segnali d'ingresso.

4.5.1.3. Rilevamento dei fenomeni di failure

Come detto in precedenza, per come è stata programmata l'FPGA, la condizione di *failure* viene raggiunta quando uno dei due segnali d'ingresso provenienti dai comparatori posti sul lato di primario raggiunge una frequenza di lavoro inferiore agli 1.3 MHz circa, ad indicare il fatto che uno dei rami di primario sta rimanendo in conduzione per troppo tempo e che il sistema non lavora più alla frequenza di risonanza voluta.

Per raggiungere la condizione di malfunzionamento durante la fase di test del sistema, si è ridotta progressivamente la frequenza dei segnali d'ingresso tramite il generatore di funzioni, fino al raggiungimento della condizione limite, rappresentata in Figura 115. Qui gli ingressi sono caratterizzati da una frequenza di 1.25 MHz circa, come si vede dai *marker* fissati sul segnale *Comp_M2*. Il blocco di *Control Fault* ha quindi abilitato il segnale *ERRORE* e le uscite sono state entrambe fissate a zero, in modo da mantenere tutti i transistori del lato primario spenti. Si noti che lo sfasamento che si ha sui segnali d'ingresso non è voluto ma è un errore introdotto dal setup del sistema utilizzato.




Figura 115: Cattura dell'oscilloscopio in cui si è messo in evidenza il funzionamento del sistema in condizioni di failure.

4.5.1.4. Fenomeni di Salta Ciclo

In fase di test non è stato possibile valutare il corretto funzionamento del blocco

Salta Ciclo, in quanto il sistema che è stato testato durante il periodo di tirocinio aziendale era caratterizzato da un errore di funzionamento che è stato individuato solo in seguito al periodo di internato. Lo studio fatto nei Capitoli 4.3.3 e 4.3.4, è comunque corretto, in quanto è stato ripreso in un secondo momento e sono stati rivisti tutti i possibili errori.

Per misurare i segnali provenienti dall'FPGA, è stato usato l'oscilloscopio MSO58B ad otto canali della Tektronix, accoppiato con una sonda digitale, sempre prodotta dalla stessa ditta, grazie alla quale è stato possibile valutare otto canali digitali d'uscita della scheda. In figura, l'oscilloscopio è stato contornato dal riquadro verde, mentre nel cerchio viola è rappresentata la *digital probe* utilizzata.

Oltre a questi dispositivi, è stato necessario affiancare l'oscilloscopio digitale PicoScope 2000, utilizzato in fase di test per generare un segnale lento, alla frequenza di 1 MHz, che consentisse di riprodurre un ipotetico segnale proveniente da un comparatore che si occupa della valutazione della tensione di secondario. Questo oscilloscopio è stato rappresentato in Figura 111 all'interno del riquadro blu.

4.5.2. Verifica delle Prestazioni del Sistema di Controllo

Durante le prove sperimentali sono state valutate le prestazioni dell'FPGA andando a monitorare i tempi salita e discesa dei segnali d'uscita a fronte di una variazione degli ingressi, in modo così da avere un'idea sui tempi di propagazione dei segnali all'interno della logica programmata. Sono quindi stati valutati il tempo di salita e di discesa, rispettivamente t_{RISE} e t_{FALL} , del segnale d'uscita *Gate_M1* a seguito della commutazione dei segnali d'ingresso *Comp_M1* e *Comp_M2* (i segnali d'ingresso commutano contemporaneamente e in maniera complementare).

In Figura 116 è stato messo in evidenza il tempo di salita del segnale *Gate_M1*, a fronte di una variazione degli ingressi. Impostando dei *marker* nell'oscilloscopio, si è individuato un tempo di propagazione del segnale pari a:

$$t_{RISE} = 3.172 \text{ ns}$$

In Figura 117 invece, è stato evidenziato il tempo di discesa dello stesso segnale, che risulta essere di:

$$t_{FALL} = 3.058 \text{ ns}$$

Da queste valutazioni si può già dedurre che il sistema ideato consente di elaborare, nel giro di pochi nanosecondi, dei segnali d'ingresso in modo da ottenere dei segnali di controllo per i *gate drivers* del convertitore.




Figura 116: Valutazione del tempo di salita del segnale Gate M1.




Figura 117: Valutazione del tempo di discesa del segnale Gate M1.

5. Conclusioni

Il lavoro svolto durante questi tre anni di dottorato che mi hanno coinvolto in prima persona sia dal punto di vista della ricerca scientifica in ambito accademico, che in ambito industriale, hanno arricchito il mio bagaglio culturale scientifico e tecnico. L'attività di ricerca svolta per il dottorato, fa parte di un lavoro molto più ampio sul sistema ed in particolare sull'elettronica di controllo del sistema ACIS. L'ambito di ricerca dal mio punto di vista è apparso fin da subito molto competitivo. La ricerca di una soluzione idonea in letteratura ha dato davvero pochi risultati, sicuramente dovuto alle caratteristiche atipiche richieste dal sistema. L'effettiva capacità di trovare una soluzione percorribile per lo sviluppo di un prodotto, considerando lo scarso materiale trovato in letteratura per supportare le mie ipotesi ad una soluzione, non era affatto scontata. Le prime ricerche in bibliografia si sono concentrate sull'osservazione delle alimentazioni per sistemi laser, soprattutto nel caso dei LIDAR (Light Detection and Ranging o Laser Imaging Detection and Ranging) dove un laser in movimento per accendersi assorbe molta energia per brevi istanti di tempo (100 ns circa) [64]. Lo schema di un alimentatore di un diodo laser di un LIDAR è mostrato in Figura 118.




Figura 118: Topologia per l'alimentazione di un diodo laser, inserito all'interno di un sistema LIDAR per UAV




Figura 119: Schema SPICE di un alimentatore per diodi laser inclusi in un LIDAR in cui è possibile apprezzare l'ordine di grandezza dei componenti circuitali.

Questo sistema utilizza componenti reattivi molto piccoli, e incrementa la tensione di uscita rispetto a quella di ingresso, però la topologia circuitale (vedi Figure 118 e 119) non permette di controllare in maniera precisa la tensione di uscita. Inoltre, il carico non è isolato dall'alimentazione.

Un'altra applicazione con delle possibili similitudini la possiamo trovare nei sistemi di potenza all'interno dei data center. I supercalcolatori, infatti, lavorano con tensioni piuttosto basse, e correnti molto elevate. Qui i transistori sono evidenti all'inizio di un calcolo che deve essere computato il più velocemente possibile. Prendendo come riferimento questo articolo [18], abbiamo osservato come sia necessaria una capacità elevata per avere un buon handling in corrente, soprattutto se non si riescono a raggiungere frequenze superiori al MHz. Questo richiede un tempo di start-up elevato, non adatto al tipo di applicazione.

Negli ultimi anni i convertitori LLC sono utilizzati per svariate applicazioni, e possono superare il MHz di frequenza, ma anche questa topologia richiede un trasformatore con una magnetizzante elevata [21].

Insomma, in ogni caso, la componente reattiva dei convertitori allo stato dell'arte, è troppo elevata per permettere al DC/DC un tempo di start-up sufficientemente rapido.

C'è da registrare che l'attività del corso di dottorato si è conclusa senza ottenere una soluzione definitiva che abbia portato ad un prototipo di trasformatore con le

performance richieste assieme ad un convertitore provato con il controllo realizzato ad hoc. Le attività di sviluppo non cesseranno in ogni caso con la fine di questo dottorato, soprattutto considerando i risultati raggiunti con i tre prototipi realizzati. Le ottime caratteristiche del circuito come lo slew-rate in corrente superiore ai trecento ampere per microsecondo, l'elevata potenza in uscita ottenuta durante i test, l'ottimo accoppiamento del trasformatore comprovato durante i test, la semplicità e l'elevatissima frequenza di lavoro del controllo, hanno dimostrato che la strada percorsa può essere sviluppata per trasformarsi in un'ottima soluzione. I risultati ottenuti finora portano a supporre che il convertitore possa essere reso più piccolo, data l'elevata autoinduttanza misurata sul trasformatore assemblato.

Con i prototipi realizzati sono contento di aver raggiunto un livello di sviluppo (technology readiness level) pari a 4, partendo con lo sviluppo da foglio bianco, arrivando poi fino ai test che hanno confermato i principali obiettivi cercati durante la progettazione..

Gli sviluppi futuri, quindi, verteranno sulla validazione di un nuovo convertitore, completo di rettificatore e di controllo a bordo del dispositivo. Si punterà alla diminuzione delle dimensioni del circuito e a una gestione più attenta dei componenti parassiti dei circuiti stampati, che sono determinanti per le prestazioni del circuito. Il circuito sarà caratterizzato dal punto di vista EMI/EMC per verificare se le sue emissioni siano in linea con gli standard richiesti all'applicazione e competitive rispetto alle altre tipologie circuitali.

6. Pubblicazioni derivanti dal lavoro svolto

Calorimetric Comparison of Power Inductors for Automotive Applications / Santoro, Danilo; Spaggiari, Davide; Daniele, Simone; Cova, Paolo; Delmonte, Nicola. - 1113:(2024), pp. 298-307. (Lavoro presentato al convegno 54th Annual Meeting of the Italian Electronics Society tenutosi a Noto (SR), Italy nel 6-8 Settembre 2023) [10.1007/978-3-031-48711-8_36].

A Resonant Converter with a Novel PCB-made High-Frequency Toroidal Coreless Transformer / Daniele, Simone; Santoro, Danilo; Delmonte, Nicola; Cova, Paolo. - ELETTRONICO. - (2023). (Lavoro presentato al convegno 25th European Conference on Power Electronics and Applications (EPE'23 ECCE Europe) tenutosi a Aalborg (Danimarca) nel 4-8 settembre 2023) [10.23919/EPE23ECCEurope58414.2023.10264495].

FE Modeling and Development of a High-Frequency Coreless Transformer for Impulsive Automotive Applications / Santoro, D.; Daniele, S.; Cova, P.; Delmonte, N. - (2023), pp. 1-7. (Lavoro presentato al convegno PCIM Europe 2023; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management tenutosi a Nuremberg, Germany) [10.30420/566091019].

FEM analysis of a HF coreless transformer for automotive applications / Daniele, Simone; Spaggiari, Davide; Santoro, Danilo; Cova, Paolo; Delmonte, Nicola. - In: MICROELECTRONICS RELIABILITY. - ISSN 0026-2714. - 126:(2021). [10.1016/j.microrel.2021.114224]

7. Premi

Premio come **secondo classificato alla Innovative Design Challenge di EPE'23 ECCE Europe** con il lavoro intitolato *A Novel PCB-made High-Frequency Toroidal Coreless Transformer*, Simone Daniele e Danilo Santoro.

Bibliografia

- [1] Dante Giacosa, *Motori endotermici*, Quindicesima. 2000.
- [2] ARIOSI VITTORIO, *LA TECNICA DELL'AUTOVEICOLO. PER GLI IST. TECNICI E PROFESSIONALI*. 1989.
- [3] M. Melito, S. Palara, S. Sueri, and A. Gallazzo, "Modern electronic ignition in VIPower technology," Jan. 1994, pp. 435–437. doi: 10.1109/IVS.1994.639557.
- [4] M. Melito, S. Palara, S. Sueri, and A. Gallazzo, "Modern electronic ignition in VIPower technology," in *Proceedings of the Intelligent Vehicles '94 Symposium*, IEEE, pp. 435–437. doi: 10.1109/IVS.1994.639557.
- [5] *Commission Regulation (EU) 2017/1151 of 1 June 2017 supplementing Regulation (EC) No 715/2007 of the European Parliament and of the Council on type-approval of motor vehicles with respect to emissions from light passenger and commercial vehicles (Euro 5 and Euro 6)*. 2023.
- [6] Council of the European Union, *COM (2022) 586: Proposal for a REGULATION OF THE EUROPEAN PARLIAMENT AND OF THE COUNCIL on type-approval of motor vehicles and engines and of systems, components and separate technical units intended for such vehicles, with respect to their emissions and battery durability (Euro 7) and repealing Regulations (EC) No 715/2007 and (EC) No 595/2009*. <https://eur-lex.europa.eu/legal-content/EN/HIS/?uri=CELEX:52022SC0359>, 2022.
- [7] Martin Williams and Ray Minjares, "A technical summary of Euro 6/VI vehicle emission standards," *The International Council on Clean Transportation*, Jul. 01, 2016.
- [8] R. Liu, M. Wei, C. Chang, H. Ji, T. Bei, and S. Xu, "A High-Energy Multispark Capacitor Discharge Ignition System for a Two-Stroke Direct Injection Spark Ignition Heavy Fuel Engine," *IEEE Transactions on Plasma Science*, vol. 45, no. 7, pp. 1812–1819, Jul. 2017, doi: 10.1109/TPS.2017.2711266.
- [9] J. Tauer, H. Kofler, G. Tartar, and E. Wintner, "Laser Ignition of Combustion Engines: Development of an Ignition Laser," in *2007 European Conference on Lasers and Electro-*

Optics and the International Quantum Electronics Conference, IEEE, Jun. 2007, pp. 1–1. doi: 10.1109/CLEOE-IQEC.2007.4385902.

- [10] Y. H. Choi and J. Hwang, "Review on Plasma-Assisted Ignition Systems for Internal Combustion Engine Application," *Energies (Basel)*, vol. 16, no. 4, p. 1604, Feb. 2023, doi: 10.3390/en16041604.
- [11] A. DeFilippo *et al.*, "Extending the Lean Stability Limits of Gasoline Using a Microwave-Assisted Spark Plug," Apr. 2011. doi: 10.4271/2011-01-0663.
- [12] Markus KERNWEIN, "Corona ignition system for an internal combustion engine and method for controlling a corona ignition system," US9695793B2, Nov. 04, 2013
- [13] D. Graham-Rowe and R. Won, "Lasers for engine ignition," *Nat Photonics*, vol. 2, no. 9, pp. 515–517, Sep. 2008, doi: 10.1038/nphoton.2008.161.
- [14] G. Discepoli *et al.*, "Experimental assessment of spark and corona igniters energy release," *Energy Procedia*, vol. 148, pp. 1262–1269, Aug. 2018, doi: 10.1016/j.egypro.2018.08.001.
- [15] F. Ricci, S. Papi, M. Battistoni, J. Zembi, M. Dal Re, and C. Grimaldi, "Engine Efficiency Measurements Using a 100 kHz Radio Frequency Corona Igniter," Aug. 2023. doi: 10.4271/2023-24-0041.
- [16] M. Schenk, F. X. Schauer, C. Sauer, G. Weber, J. Hahn, and C. Schwarz, "Challenges to the Ignition System of Future Gasoline Engines – An Application Oriented Systems Comparison," in *Ignition Systems for Gasoline Engines*, Cham: Springer International Publishing, 2017, pp. 3–25. doi: 10.1007/978-3-319-45504-4_1.
- [17] L. Jian, Z. Jianhua, Y. Ruiguo, X. Bo, X. Guanghua, and D. Qingan, "A Novel 50W/in³ and 96.2% efficient 48V/3.5kW single-phase rectifier," in *2014 IEEE 36th International Telecommunications Energy Conference (INTELEC)*, 2014, pp. 1–4. doi: 10.1109/INTLEC.2014.6972182.
- [18] Y. Li, X. Lyu, D. Cao, S. Jiang, and C. Nan, "A high efficiency resonant switched-capacitor converter for data center," in *2017 IEEE Energy Conversion Congress and Exposition (ECCE)*, 2017, pp. 4460–4466. doi: 10.1109/ECCE.2017.8096766.
- [19] Y. Sato *et al.*, "Accuracy Investigation of High-Frequency Core Loss Measurement for Low-Permeability Magnetic Materials," *IEEE Trans Magn*, 2023, doi: 10.1109/TMAG.2023.3283955.
- [20] M. S. Ryłko, K. J. Hartnett, J. G. Hayes, and M. G. Egan, "Magnetic material selection for high power high frequency inductors in DC-DC converters," *Conference Proceedings -*

IEEE Applied Power Electronics Conference and Exposition - APEC, pp. 2043–2049, 2009, doi: 10.1109/APEC.2009.4802955.

- [21] T. Ou *et al.*, “A Novel Transformer Structure Used in a 1.4 MHz LLC Resonant Converter with GaNFETs,” *Proceedings - 2018 IEEE International Power Electronics and Application Conference and Exposition, PEAC 2018*, Dec. 2018, doi: 10.1109/PEAC.2018.8590446.
- [22] Y. Li, X. Lyu, D. Cao, S. Jiang, and C. Nan, “A high efficiency resonant switched-capacitor converter for data center,” in *2017 IEEE Energy Conversion Congress and Exposition (ECCE)*, 2017, pp. 4460–4466. doi: 10.1109/ECCE.2017.8096766.
- [23] Jr. , P. E. Sam G. Parler, “Reliability of CDE Aluminum Electrolytic Capacitors”.
- [24] “Transformers,” in *Transformers and Inductors for Power Electronics*, John Wiley & Sons, Ltd, 2013, pp. 93–122. doi: <https://doi.org/10.1002/9781118544648.ch4>.
- [25] C. Mencuccini and V. Silvestrini, *Fisica II*. Napoli: Liguori Editore, 2010.
- [26] P. Mazzoldi, M. Nigro, and C. Voci, *Fisica - Volume II*, 2^a ed. EdiSES.
- [27] “High Frequency Effects in the Core,” in *Transformers and Inductors for Power Electronics*, John Wiley & Sons, Ltd, 2013, pp. 197–217. doi: <https://doi.org/10.1002/9781118544648.ch7>.
- [28] “High Frequency Effects in the Windings,” in *Transformers and Inductors for Power Electronics*, John Wiley & Sons, Ltd, 2013, pp. 159–195. doi: <https://doi.org/10.1002/9781118544648.ch6>.
- [29] R.-L. Lin and F.-Y. Chen, “Self-Oscillating Push-pull Class-E/F Converters.”
- [30] Y. Su, X. Liu, C. K. Lee, and S. Y. Hui, “On the relationship of quality factor and hollow winding structure of coreless printed spiral winding (CPSW) inductor,” *IEEE Trans Power Electron*, vol. 27, no. 6, pp. 3050–3056, 2012, doi: 10.1109/TPEL.2011.2174654.
- [31] Y. Lu, Z. Huang, C. Chen, H. Tang, L. Shi, and Y. Zhuang, “Design and implementation of LTCC coreless transformers for intelligent solid-state switch,” *Microelectronics J*, vol. 130, p. 105614, 2022, doi: <https://doi.org/10.1016/j.mejo.2022.105614>.
- [32] V. Upadhye and A. Nair, “Coreless Transformer Technology,” *International Journal of New Innovations in Engineering and Technology*, vol. 4, 2016.
- [33] S. C. Tang, S. Y. Hui, and H. S. H. Chung, “Coreless planar Printed-Circuit-Board (PCB) transformers - A fundamental concept for signal and energy transfer,” *IEEE Trans Power Electron*, vol. 15, no. 5, pp. 931–941, Sep. 2000, doi: 10.1109/63.867683.
- [34] J. Zhang, C. Liu, X. Zhao, and Y. Zhao, “Design of MHz Level Planar Transformer and Analysis of Leakage and Loss,” in *2018 2nd IEEE Advanced Information*

Management,Communicates,Electronic and Automation Control Conference (IMCEC), 2018, pp. 2697–2700. doi: 10.1109/IMCEC.2018.8469299.

- [35] N. Jolly, A. Chandwani, O. P. Irabor, and A. Mallik, "Optimization and Co-Design of a 2-MHz GaN-based 700W LLC Converter," in *2022 IEEE Energy Conversion Congress and Exposition (ECCE)*, 2022, pp. 1–6. doi: 10.1109/ECCE50734.2022.9947538.
- [36] S. Mao and J. A. Ferreira, "Coreless Transformer based High Voltage Generator for Intense Magnetic Field Applications," in *2020 IEEE Applied Power Electronics Conference and Exposition (APEC)*, 2020, pp. 1418–1421. doi: 10.1109/APEC39645.2020.9124165.
- [37] Y. Du, S. Lukic, B. Jacobson, and A. Huang, "Review of high power isolated bi-directional DC-DC converters for PHEV/EV DC charging infrastructure," in *2011 IEEE Energy Conversion Congress and Exposition*, 2011, pp. 553–560. doi: 10.1109/ECCE.2011.6063818.
- [38] R. S. Ph. D. , and C. Z. Ph. D. , E. P. C. C. Chris Jakubiec, "Reliability Report - Phase 8."
- [39] B. Abdi, A. A. Nasiri, M. H. Aslinezhad, and M. Abroshan, "Winding Considerations on the High Frequency Transformers," *Energy Procedia*, vol. 12, pp. 656–661, 2011, doi: <https://doi.org/10.1016/j.egypro.2011.10.089>.
- [40] K. Dawood, G. Komurgoz, and F. Isik, "Modeling of Distribution Transformer for Analysis of Core Losses of Different Core Materials Using FEM," in *2019 8th International*

Conference on Modeling Simulation and Applied Optimization (ICMSAO), 2019, pp. 1–5. doi: 10.1109/ICMSAO.2019.8880392.

- [41] J. Cheng, P. Werelius, and M. Ohlen, “FEM analysis of the transformer insulation XY model,” in *PES T&D 2012*, 2012, pp. 1–5. doi: 10.1109/TDC.2012.6281667.
- [42] F.-Y. Chen, J.-F. Chen, and R.-L. Lin, “Low-Harmonic Push–Pull Class-E Power Amplifier With a Pair of LC Resonant Networks,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 54, no. 3, pp. 579–589, 2007, doi: 10.1109/TCSI.2006.887637.
- [43] M. A. Bahmani, T. Thiringer, and M. Kharezy, “Design Methodology and Optimization of a Medium-Frequency Transformer for High-Power DC–DC Applications,” *IEEE Trans Ind Appl*, vol. 52, no. 5, pp. 4225–4233, 2016, doi: 10.1109/TIA.2016.2582825.
- [44] W. J. Gu and R. Liu, “Study of volume and weight vs. frequency for high-frequency transformers,” *PESC Record - IEEE Annual Power Electronics Specialists Conference*, pp. 1123–1129, 1993, doi: 10.1109/PESC.1993.472059.
- [45] B. A. Reese and C. R. Sullivan, “The effect of permeability on magnetic core performance factors,” in *2017 IEEE 18th Workshop on Control and Modeling for Power Electronics (COMPEL)*, 2017, pp. 1–7. doi: 10.1109/COMPEL.2017.8013392.
- [46] A. Leary, P. R. Ohodnicki, and M. McHenry, “Soft Magnetic Materials in High-Frequency, High-Power Conversion Applications,” *JOM Journal of the Minerals, ...*, vol. 64, Oct. 2012, doi: 10.1007/s11837-012-0350-0.
- [47] A. Ayachit and M. K. Kazimierczuk, “Transfer functions of a transformer at different values of coupling coefficient,” *IET Circuits, Devices and Systems*, vol. 10, no. 4, pp. 337–348, Jul. 2016, doi: 10.1049/IET-CDS.2015.0147.
- [48] M. S. S. Nia, S. Saadatmand, M. Altmania, P. Shamsi, and M. Ferdowsi, “Analysis of Various Transformer Structures for High Frequency Isolation Applications,” *51st North American Power Symposium, NAPS 2019*, Oct. 2019, doi: 10.1109/NAPS46351.2019.9000392.
- [49] H. A. Wheeler, “Simple Inductance Formulas for Radio Coils,” *Proceedings of the Institute of Radio Engineers*, vol. 16, no. 10, pp. 1398–1400, 1928, doi: 10.1109/JRPROC.1928.221309.
- [50] Q. Chen, X. Zhang, W. Chen, and C. Wang, “Winding loss analysis of planar spiral coil and its structure optimization technique in wireless power transfer system,” *Sci Rep*, vol. 12, no. 1, Dec. 2022, doi: 10.1038/S41598-022-24006-X.
- [51] N. O. Sokal and A. Mediano, “Redefining the optimum RF Class-E switch-voltage waveform, to correct a long-used incorrect waveform,” in *2013 IEEE MTT-S International Microwave Symposium Digest (MTT)*, 2013, pp. 1–3. doi: 10.1109/MWSYM.2013.6697522.
- [52] S. Kantavara, P. Kummanee, H. Sawachan, and A. Bilsalam, “High Frequency Interleave Technique Based on High Step-up Push–Pull Resonant Converter Modules,” in *2021 18th International Conference on Electrical Engineering/Electronics, Computer,*

- Telecommunications and Information Technology (ECTI-CON)*, 2021, pp. 918–921. doi: 10.1109/ECTI-CON51831.2021.9454943.
- [53] S. Jalbrzykowski and T. Citko, "Push-pull resonant DC-DC isolated converter," *Bulletin of the Polish Academy of Sciences: Technical Sciences*, vol. 61, no. 4, pp. 763–769, 2013, doi: 10.2478/BPASTS-2013-0082.
 - [54] K. Xiangli, S. Li, and K. Smedley, "Analysis and modelling of a bidirectional push-pull converter with PWM plus phase-shift control," in *IECON 2016 - 42nd Annual Conference of the IEEE Industrial Electronics Society*, 2016, pp. 1268–1273. doi: 10.1109/IECON.2016.7793452.
 - [55] E. A. Jones, F. F. Wang, and D. Costinett, "Review of Commercial GaN Power Devices and GaN-Based Converter Design Challenges," *IEEE J Emerg Sel Top Power Electron*, vol. 4, no. 3, pp. 707–719, 2016, doi: 10.1109/JESTPE.2016.2582685.
 - [56] C. R. Sullivan, "Optimal choice for number of strands in a litz-wire transformer winding," *IEEE Trans Power Electron*, vol. 14, no. 2, pp. 283–291, 1999, doi: 10.1109/63.750181.
 - [57] S. Orlandi *et al.*, "Optimization of shielded PCB air-core toroids for high efficiency dc-dc converters," in *2009 IEEE Energy Conversion Congress and Exposition*, 2009, pp. 2073–2080. doi: 10.1109/ECCE.2009.5316352.
 - [58] Ph. D. , D. A. E. P. C. C. David Reusch, "Optimizing PCB Layout ," 2019.
 - [59] S. Daniele, D. Santoro, N. Delmonte, and P. Cova, "A Resonant Converter with a Novel PCB-made High-Frequency Toroidal Coreless Transformer," *2023 25th European Conference on Power Electronics and Applications (EPE'23 ECCE Europe)*, pp. 1–8, Sep. 2023, doi: 10.23919/EPE23ECCEEUROPE58414.2023.10264495.
 - [60] "FE Modeling and Development of a High-Frequency Coreless Transformer for Impulsive Automotive Applications | VDE Conference Publication | IEEE Xplore." Accessed: Oct. 28, 2023. [Online]. Available: <https://ieeexplore.ieee.org/abstract/document/10173122/authors#authors>
 - [61] "Analog Devices. (n.d.-b). ADCMP600/ADCMP601/ADCMP602 (Rev. A). www.analog.com".
 - [62] "Analog Devices. (n.d.-a). ADCMP572/ADCMP573 (Rev. B). www.analog.com".
 - [63] "Intel. (2017). Intel Cyclone 10 LP FPGA Evaluation Kit User Guide."
 - [64] J. Yang, G. Zhou, X. Yu, and W. Zhu, "Design and Implementation of Power Supply of High-Power Diode Laser of LiDAR Onboard UAV," in *2011 International Symposium on Image and Data Fusion*, IEEE, Aug. 2011, pp. 1–4. doi: 10.1109/ISIDF.2011.6024309.

Ringraziamenti

Vorrei ringraziare per prima mia moglie, alla quale ho sottratto parecchie attenzioni, soprattutto dopo il lavoro, dove mi concentravo sull'attività di dottorato. La pazienza di miei gemellini, Tommaso e Matilde, nati a giugno dell'ultimo anno accademico, quando anche loro hanno dovuto aspettare un papà sempre parecchio impegnato.

I miei genitori e i miei suoceri che hanno supportato la mia famiglia quando io ero impegnato su questa tematica, e per indicarmi la via che mi ha portato prima alla laurea e poi verso il Ph.D., perché non si studia mai abbastanza.

Ed infine un enorme ringraziamento al mio Tutor Nicola Delmonte, al Prof. Paolo Cova, e al Ph.D. Danilo Santoro per avermi supportato e collaborato durante le molte ore di review, di progettazione, nella scrittura degli articoli e per le ore passate insieme in amicizia durante questi tre anni.
